Bài giảng ISDN

Khung dữ liệu 2048 kbit/s có 256 bit đánh số từ 1 đến 256. Tốc độ lặp lại khung là 8000 Hz. Việc bố trí các bit từ 1 tới 8 trong khung được minh họa ở Table 4a/G.704. Khi muốn tăng cường việc bảo vệ tránh đồng bộ khung giả và mở rộng giám sát tỷ số sai bit thì bit 1 được sử dụng cho thủ tục CRC-4. Thiết bị có thủ tục CRC-4 vẫn có thể giao tiếp với các thiết bị không sử dụng thủ tục CRC-4. Table 4b/G.704 minh hoạ cách bố trí các bit 1 tới 8 tạo ra đa khung CRC -4. Mỗi đa khung CRC -4 kết hợp 16 khung đánh số từ 0 tới 15 và được chia thành 2 đa khung phụ 8 khung (SMF: sub-multiframes) là SMF I và SMF II tương ứng với thứ tự xuất hiện của chúng trong đa khung CRC-4. Đa khung phụ là kích thước khối số liệu thực hiện kiểm tra dư số mã vòng (2048 bit). Cần lưu ý rằng cấu trúc đa khung CRC-4 hoàn toàn không liên quan gì đến cấu trúc đa khung khe thời gian kênh 16 (64 kbit/s). Trong các khung chứa từ đồng bộ đa khung bit 1 được sử dụng để truyền 6 bit của từ đồng bộ đa khung CRC-4 và 2 bit chỉ thị sai (E).