Đề tài Thiết kế bộ chuyển đổi DAC sử dụng bộ điều chế Delta Sigma

.................................................................. 37 4.2. Modulator bậc 1 .................................................................................................... 37 4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1 ....................................................... 39 4.3.1. Thiết kế khối logic ......................................................................................... 40 4.4. Thiết kế bộ analog low pass filter .......................................................................... 64 4.4.1. Operational Amplifier (Op-amp) .................................................................... 64 4.4.2. Integrator ........................................................................................................ 69 4.4.3. Sample and hold ............................................................................................. 74 5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB .......................................................... 74 5.1. Chức năng của một số khối sử dụng. ..................................................................... 74 5.1.1. Constant. ......................................................................................................... 74 5.1.2. Scope. .............................................................................................................. 74 5.1.3. Unit delay. ....................................................................................................... 75 5.1.4. Sum. ............................................................................................................... 76 5.1.5. Integrator. ........................................................................................................ 76 5.1.6. Sample and hold. ............................................................................................. 77 5.1.7. Product. ........................................................................................................... 78 5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. ........................................................... 80 2 Hình ảnh Hình1. 1 Sự tương quan giữa DAC và ADC ...................................................................... 4 Hình1. 2 DAC dùng điện trở có trọng số nhị phân. ............................................................ 6 Hình1. 3 DAC R/2R ladder ................................................................................................. 7 Hình1. 4 DAC với dòng điện ở ngõ ra. ............................................................................... 9 Hình1. 5 Bộ chuyển đổi dòng thành điện thế.................................................................... 10 Hình1. 6 DAC với mạng điện trở hình thang................................................................... 11 Hình1. 7 Bộ Delta Sigma 3 bits ........................................................................................ 14 Hình1. 8 Ngõ ra mạch tích phân tại thời gian t ................................................................ 17 Hình1. 9Mạch tích phân lý tưởng ..................................................................................... 18 Hình 2. 1 Sơ đồ khối của bộ Delta Sigma ......................................................................... 20 Hình 3. 1 Giao diện mới khởi động Simulink ................................................................... 25 Hình 3. 2 Giao diện làm việc ............................................................................................ 26 Hình 3. 3 Flow thiết kế trong Cadence ............................................................................. 27 Hình 3. 4Giao diện làm việc Schematic............................................................................ 29 Hình 3. 5 Giao diện làm việc Symbol ............................................................................... 31 Hình 3. 6 Enviroment trong quá trình mô phỏng .............................................................. 32 Hình 3. 7 Simulator/Directory/Host .................................................................................. 33 Hình 3. 8 Model Libraries ................................................................................................. 33 Hình 3. 9 Selecting the analysis ........................................................................................ 34 Hình 3. 10 Giao diện làm việc Layout .............................................................................. 35 Hình 3. 11 LSW ................................................................................................................ 36 Hình4. 1 Sơ đồ khối bộ converter ..................................................................................... 37 Hình4. 2 Sơ đồ khối của Delta Sigma bậc một ................................................................. 38 Hình4. 3 Sơ đồ Schematic của bộ Delta Sigma 8bit ......................................................... 39 Hình4. 4 Schematic cổng NOT ......................................................................................... 41 Hình4. 5 Symbol cổng NOT ............................................................................................. 41 Hình4. 6 Dạng sóng cổng NOT ........................................................................................ 42 Hình4. 7 Layout cổng NOT .............................................................................................. 42 Hình4. 8 Kết quả check LVS cổng NOT .......................................................................... 43 Hình4. 9 Vtriple của cổng NOT ........................................................................................ 44 Hình4. 10 Schematic cổng NOR ...................................................................................... 45 Hình4. 11 symbol cổng NOR............................................................................................ 45 Hình4. 12 Simulation cổng NOR ...................................................................................... 46 Hình4. 13 Layout cổng NOR ............................................................................................ 46 Hình4. 14 Kết quả check LVS cổng NOR ........................................................................ 47 Hình4. 15 schematic cổng NAND .................................................................................... 48 Hình4. 16 symbol cổng NAND ........................................................................................ 49 Hình4. 17 simulation cổng NAND ................................................................................... 49 Hình4. 18 Layout cổng NAND ......................................................................................... 50 Hình4. 19 Kết quả check LVS của cổng NAND .............................................................. 51 Hình4. 20 Symbol cổng NAND3 ...................................................................................... 52 Hình4. 21 schematic cổng NAND 3 ................................................................................. 53 Hình4. 22 simulation của cổng NAND 3 .......................................................................... 53 3 Hình4. 23 Layout cổng NAND 3 ...................................................................................... 54 Hình4. 24 schematic cổng XOR ....................................................................................... 55 Hình4. 25 symbol cổng XOR............................................................................................ 56 Hình4. 26 simulation cổng XOR ...................................................................................... 56 Hình4. 27 Layout cổng Xor .............................................................................................. 57 Hình4. 28 kết quả check LVS ........................................................................................... 57 Hình4. 29 Giản đồ Karnough của Full Adder ................................................................... 58 Hình4. 30 Schematic của mạch Full-Adder ...................................................................... 59 Hình4. 31 Symbol của mạch Full-Adder .......................................................................... 59 Hình4. 32 simulation mạch Full-Adder ............................................................................ 60 Hình4. 33 Layout mạch Full-Adder .................................................................................. 60 Hình4. 34 LVS mạch Full-Adder...................................................................................... 61 Hình4. 35 Schematic mạch Full-Adder 10bits .................................................................. 61 Hình4. 36 Symbol của Flip-Flop D................................................................................... 62 Hình4. 37 Schematic của Flip-FlopD ............................................................................... 63 Hình4. 38 Simulation của Flip-Flop D ............................................................................. 63 Hình4. 39 Sơ đồ khối OpAmp hai tầng ............................................................................ 64 Hình4. 40 Schematic của OpAmp hai tầng ....................................................................... 65 Hình4. 41 Symbol của OpAmp. ........................................................................................ 66 Hình4. 42 Mạch khuếch đại đảo dấu ................................................................................ 66 Hình4. 43 Simulation mạch khuếch đại đảo dấu .............................................................. 67 Hình4. 44 Schematic mạch khuếch đại không đảo dấu .................................................... 68 Hình4. 45 Simulation mạch khuếch đại không đảo dấu ................................................... 69 Hình4. 46 Mạch tích phân ................................................................................................. 69 Hình4. 47 Mạch tích phân sử dụng điện trở hồi tiếp song song với tụ C .................... 70 Hình4. 48 Schematic mạch Integrator .............................................................................. 71 Hình4. 49 Kết quả mô phỏng ............................................................................................ 72 Hình4. 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo............................... 73 Hình4. 51 Kết quả mô phỏng ............................................................................................ 73 Hình 5. 1 Khối constant .................................................................................................... 74 1. Tổng quan 1.1. Bộ chuyển đổi Digital to Analog. Hầu hết các tín hiệu vật lý đều nằm trong thế giới tương tự bởi vì cuộc sống thực là thế giới tương tự. Khi đó việc xử lý tín hiệu đều được thực hiện trong miền tương tự.Việc xử lý tín hiệu trong miền tương tự đôi lúc gặp rất nhiều khó khăn. Song song với xử lý tín hiệu tương tự, xử lý và phân tích tín hiệu số 4 ngày càng phát triển dựa trên lý thuyết xử lý tín hiệu số. Vì thế nhiều phương pháp nghiên cứu việc chuyển đổi qua lại từ hai miền tín hiệu được đưa ra. Một thiết bị, một hệ thống trong thực tế dù lớn hay nhỏ chỉ hoạt động được khi ta cung cấp điện cho nó. Và khi ngừng cung cấp điện thì nó không hoạt động được. Điều đó chứng tỏ máy móc hoạt động chỉ ở hai mức điện thế. Đó là các mức nhị phân. Kết quả hoạt động của các thiết bị đó để được kiểm tra phải thông qua con người. Việc giao tiếp với con người thì các thiết bị đó phải đưa các mức nhị phân đó ra các tín hiệu tương tự. Hay nói khác hơn ta cần phải có chế độ chuyển đổi các mức tín hiệu, tín hiệu số sang thế giới thực của con người, tín hiệu tương tự. Hình1. 1 Sự tương quan giữa DAC và ADC Bộ chuyển đổi tín hiệu từ số sang tương tự (DAC hoặc D-to-C) là thiết bị chuyển đổi từ tín hiệu số (thường là số nhị phân) sang tín hiệu tương tự(dòng, thế hoặc điện tích). Bộ chuyển đổi DAC là chuyển đổi nhanh giữa thế giới số và tín hiệu thực tế ở dạng tương tự. Phương pháp chuyển đổi đơn giản nhất là cách sử dụng các thành phần như: điện trở, tụ điện, nguồn dòng, nguồn thế cho các bộ chuyển đổi DAC. Bộ chuyển đổi Sigma delta có độ lợi cao được sử dụng phổ biến trong các ứng dụng chuyển đổi số sang tương tự hoặc ngược lại là tương tự sang số, 5 được giới thiệu hơn 4 thập kỉ trước. Phương pháp chuyển đổi delta sigma DAC dựa trên nguyên tắc giải quyết thời gian giao tiếp đối với độ phân giải biên độ mà nó dùng để chuyển đổi một tín hiệu số sang độ phân giải cao hơn nhưng độ chính xác không cao đối với tín hiệu analog. Độ chính xác cao đòng nghĩa với việc có bao nhiêu ngõ vào cho bộ delta sigma. Càng nhiều bit thì độ chính xác càng cao nhưng nó đưa ra tín hiệu không chính xác. Chúng ta sử dụng mạch lọc tương tự để chuyển đổi từ bistream sang tín hiệu tương tự. Mạch lọc tương tự là phương pháp tối ưu cho việc thu nhỏ xuống mức transistor. Bộ chuyển đổi bậc cao và mạch lọc tương tự có thể loại bỏ được nhiễu và cho ngõ ra với độ chính xác cao của mạch chuyển đổi tương tự sang số sử dụng bộ Delta Sigma. 1.1.1 . Các loại chuyển đổi tín hiệu số sang tín hiệu tương tự. 1.1.1.1. Điều chế bằng độ rộng xung. Đây là kiểu chuyển đổi DAC đơn giản nhất. Sử dụng nguồn dòng cố định hoặc nguồn thế cố định đưa vào switched. Sau đó đưa qua bộ lọc thấp qua với sự giới hạn về thời gian phụ thuộc vào các giá trị số đưa vào, các công nghệ này được ứng dụng rộng rãi trong động cơ bước. 1.1.1.2. DAC dùng điện trở có trọng số nhị phân. Bao gồm một điện trở và một nguồn dòng cho mỗi bit DAC trước khi được đưa vào một bộ khuếch đại đảo. Các đầu vào có điện thế lần lượt từ 0V->5V. 6 Hình1. 2 DAC dùng điện trở có trọng số nhị phân. Điện thế Vout được tính theo công thức của mạch khuếch đại đảo: 1 1 1( ) 2 4 8OUT D C B A V V V V V= − + + + Dấu (-) được hiểu đây là bộ khuếch đại đảo. Ta chỉ quan tấm đến các mức điện thế ngõ ra tương ưng với từng giá trị của chuỗi tín hiệu số đưa vào. Giá trị ở ngõ ra : Giá trị tín hiệu số đầu vào Giá trị tương tự ở ngõ ra D C B A Vout (volts) 0 0 0 0 0V 0 0 0 1 -0.625V (LSB) 0 0 1 0 -1.250V 0 0 1 1 -1.875V 0 1 0 0 -2.500V 7 0 1 0 1 -3.125V 0 1 1 0 -3.750V 0 1 1 1 -4.375V 1 0 0 0 -5.000V 1 0 0 1 -5.625V 1 0 1 0 -6.250V 1 0 1 1 -6.875V 1 1 0 0 -7.500V 1 1 0 1 -8.125V 1 1 1 0 -8.750V 1 1 1 1 -9.375V(MSB) Với bộ chuyển đổi DAC dùng điện trở có trọng số nhị phân độ chính xác thường không cao do sự khác biệt quá lớn giữa các trị số LSB và MSB, hoặc do các điện trở chênh lệch quá lớn. Khi ta dùng đến DAC 8-bits thì độ chính xác có sự khác biệt rất lớn. 1.1.1.3. DAC R/2R ladder. DAC R/2R được đưa ra để khắc phục những hạn chế của DAC mạng điện trở có trọng số nhị phân. Các điện trở chỉ biến thiên trong khoảng từ 1K đến 2K. Hình1. 3 DAC R/2R ladder 8 Với DAC loại này thì dòng ngõ ra phụ thuộc vào 4 vị trí của chuyển mạch, đầu vào nhị phân B0, B1, B2, B3 chi phối trạng thái của các chuyển mạch này. Dòng điện được đưa qua bộ chuyển đổi dòng điện để đưa ra điện thế cần thiết Vout. Điện thế được tính theo : 8 REF OUT VV B−= × Giá trị ngõ ra: Giá trị đầu vào VOUT 1 MSB VREF/2 2 VREF/4 3 VREF/8 4 VREF/16 5 VREF/32 6 VREF/64 7 VREF/128 8 VREF/256 9 VREF/512 10 VREF/1024 11 VREF/2048 12 VREF/4096 N LSB VREF/2N 1.1.1.4. DAC với dòng điện ở ngỏ ra. Trong các hệ thống điều khiển số đôi khi ta sử dụng dòng điện để điều khiển. Nên một loại DAC có ngõ ra là dòng điện được sử dụng. Với loại này gồm có 4 chuyển mạch điều khiển. Ngõ ra phụ thuộc vào các giá trị logic nhị phân ở ngõ vào. 9 Hình1. 4 DAC với dòng điện ở ngõ ra. Như trong mạch, các dòng điện phụ thuộc vào giá trị VREF ở ngõ vào và giá trị các điện trở. Các điện trở tăng theo cơ số 2 nên ta tính được dòng điện ở ngõ ra IOUT: 0 0 0 3 0 2 1 02 4 8OUT I I II B I B B B= × + × + × + × Với 0 REFVI R = Giá trị dòng điện của ngõ ra DAC có thể được chuyển sang DAC có ngõ ra là điện thế (giống như các bộ chuyển đổi: DAC dùng điện trở có trọng số nhị phân, DAC R/2R ladder)bằng cách sử dụng bộ khuếch đại thuật toán. 10 Hình1. 5 Bộ chuyển đổi dòng thành điện thế. Điện thế ngõ ra của bộ chuyển đổi dòng điện sang điện thế được tính bằng công thức: OUT OUT FV I R= − × 1.1.1.5. DAC với mạng điện trở hình chữ T. Trong loại DAC loại này bao gồm: hai loại điện trở R và 2R mắt thành 4 cực hình T mắt nối tiếp, các S3, S2, S1, S0 là các chuyển mạch, và một bộ khuếch đại thuật toán (sử dụng opamp). VREF là điện áp chuẩn cho toàn giai của DAC. 4 bits B3, B2, B1, B0 là các bits nhị phân được đưa vào mạch. Khi Bi mở mức 1 thì Si sẽ được nối lên VREF, khi Bi ở mức 0 thì Si được nối đất. Ta cho lần lượt các giá trị ngõ vào Bi nối lên hai mức logic 1 và logic 0. Áp dụng phương pháp chồng chập ta được ngõ ra : 3 2 1 0 3 2 1 04 ( 2 2 2 2 )2 REF OUT VV B B B B= − + + + Biểu thức trên áp dụng cho DAC với 4 bit ở ngõ vào. Ta có thể mở rộng cho DAC điện trở hình T với N ngõ vào. 11 1 2 1 0 1 2 1 0( 2 2 ... 2 2 )2 N NREF OUT N NN VV B B B B− − − − = − + + + + Hình1. 6 DAC với mạng điện trở hình thang. Với chuyển đổi loại này thường hay xảy ra sai số chuyển đổi là do sự sai lệch với điện áp chuẩn tham chiếu VREF. Sai số chuyển đổi với sự sai lệch về điện áp chuẩn được tính bởi công thức: 1 2 1 0 1 2 1 0 1 ( 2 2 ... 2 2 ) 2 N N N N REFNV B B B B V − − − − ∆ = − + + + + ∆ 1.1.2. Thông số của DAC. Độ phân giải (resolution). Độ phân giải của biến đổi DAC được định nghĩa là thay đổi nhỏ nhất có thể xả ra ở đầu ra tương tự khi dữ liệu số vào thay đổi. 12 Độ phân giải của DAC phụ thuộc vào số bit. Do đó ta thường ấn định độ phân giải dựa vào số bit. Số bit càng lớn thì độ phân giải càng cao. Ta có công thức tính độ phân giải là: ĐỘ PHÂN GIẢI (2 1) fs N A K= = − Với fsA là đầu ra cực đại(toàn thang), N là số bit đầu vào. Độ chính xác(accuracy). Có hai phương pháp cơ bản để đánh giá độ chính xác đó là: Sai số toàn thang và sai số tuyến tính được biểu diễn ở dạng phần trăm đầu ra cực đại của bộ chuyển đổi. • Sai số toàn thang là khoảng lệch tối đa ở đầu ra DAC so với giá trị lý tưởng, được biểu diễn ở dạng phần trăm. • Sai số tuyến tính là khoảng lệch tối đa ở kích thước bậc thang so với bậc thang lý tưởng. Điều quan trọng của bộ DAC là độ phân giải và độ chính xác phải tương thích với nhau. Sai số lệch(offset error). Theo lý tưởng thì ngõ ra của DAC sẽ là 0V khi tất cả ngõ vào số toàn là bit 0. Tuy nhiên trên thực tế thì điện thế ra của trường hợp này là rất nhỏ được gọi là sai số lệch. Sai số này sẽ được cộng dồn vào các đầu ra DAC dự kiến trong tấc cả các trường hợp còn lại. 13 Thời gian ổn định (settling time) Thời gian ổn định là thời gian cần thiết để đầu ra DAC đi từ zero đến bậc thang cao nhất khi đầu vào nhị phân biến thiên từ chuỗi bit toàn 0 đến chuỗi bit toàn 1. Trên thực tế thời gian ổn định là thời để đầu vào DAC ổn định trong phạm vi 12± kích thước bậc thang của giá trị cuối cùng. Trạng thái đơn điệu (monotonic). DAC có tính chất đơn điệu nếu đầu ra của nó tăng khi đầu vào nhị phân tăng dần từ giá trị này lên giá trị kế tiếp. Nói cách khác là đầu ra bậc thang sẽ không có bậc đi xuống khi đầu vào nhị phân tăng dần từ zero đến đầy thang. 1.1.3. Lý thuyết về bộ Delta Sigma. Phần này mở rộng về kiến trúc, hoạt động, lý thuyết và cấc thành phần của Delta Sigma DAC. Mạch cộng Delta. Mạch cộng loại này được dùng cho tính toán sự khác biệt giữa DAC ngõ vào và DAC ngõ ra. 14 Tín hiệu hồi tiếp Delta về bộ cộng Delta phụ thuộc vào ngõ ra của DAC, với các bits ra là 1 hoặc 0. Nếu ngõ ra là 0, thì Delta cho kết quả là N+2, với tấc cả là bits 0. Nếu ngõ ra là 1, thì bộ Delta là các bit 1 bổ sung của vị trí cao nhất N bit, sign-extended trở thành N+2 bits. Các giá trị bổ xung là 2 bits 1 nối vào nhau giống như giá trị MSBs đối với gia trị N bits 0. Giá trị của DAC ngõ vào là một số không dấu. Thật vậy, khi ngõ ra của hai bộ cộng miêu tả số có dấu, đó là sign-extended. Hình1. 7 Bộ Delta Sigma 3 bits Thành ra, ngõ ra của bộ cộng delta và bộ cộng Sigma là số có dấu. Một ví dụ đơn giản, khi ngõ vào là trường hợp 3-bits, ngõ ra của mạch cộng là 5 bits. Khi ngõ vàoDAC là 0, thì ngõ ra luôn luôn là 0V. Mạch cộng Sigma. Mạch cộng này được sử dụng cho việc tính tổng ngõ ra của bộ cộng Delta và giá trị hiện tại của bộ thanh ghi register. Ngõ ra của bộ cộng Sigma được 15 lưu trong dãy thanh ghi Sigma. Giá trị MSB của dãy thanh ghi Sigma được lấy làm giá trị ngõ ra của bộ DAC(DACOUT). Delta Sigma Hoạt động của bộ Delta Sigma có thể được phát triển với một ví dụ 3-bits. Bảng bên dưới là các bước cho một trường hợp đưa ra giá trị của Bitstream, khi giá trị ngõ vào của DAC là 3011. Table 1 TIME t0 t1 t2 t3 t4 t5 t6 t7 ∆ 24 0 0 24 0 0 24 0 OUT∆ 27 3 3 27 3 3 27 3 ∑ 16 11 14 17 12 15 18 13 OUT∑ 11 14 17 12 15 18 13 16 OUTDAC 0 0 1 0 0 1 0 1 Bảng trên cho ta thấy được giá trị ngõ ra của bộ Delta Sigma.Tại thời gian t0 giá trị của ∑ là 10000. Bitstream là chuỗi số từ thời gian t0 đến t7 được xác định trong thời gian 1s. Tỉ số trong một farm thời gian là: 38 FS× Bảng giá trị của bộ chuyển đổi DAC 3BITS: 16 Table 2 INDAC OUTDAC BITSTREAM t 1 2 3 4 5 6 7 8 ANALOG OUTPUT VOLTAGE(FS=VCC) V(S) 0000 0 0 0 0 0 0 0 0 0 1001 0 0 0 0 0 0 0 1 18 FS× 2010 0 0 0 1 0 0 0 1 2 8 FS× 3011 0 0 1 0 0 1 0 1 3 8 FS× 4100 0 1 0 1 0 1 0 1 48 FS× 5101 0 1 0 1 1 0 1 1 58 FS× 6110 0 1 1 1 0 1 1 1 6 8 FS× 7111 0 1 1 1 1 1 1 1 78 FS× Từ bảng trên ta có thể tính được giá trị của ngõ ra của bộ chuyển đổi DAC sử dụng bộ chuyển đổi Delta Sigma như sau: 8 8OUT cc n nV FS V= = Với n là vị trí của bit đưa vào trong bộ chuyển đổi DAC. 17 1.1.4. Integrator. Mạch tích phân là mạch mà dạng sóng ngõ ra tại thời điểm bấc kỳ có giá trị bằng với tổng điện tích phía dưới dạng sóng tín hiệu vào tính tại thời điểm đang xét. Giả sử ngõ vào mạch tích phân là là tín hiệu DC ở mức E(volt) được đưa vào mạch tích phân tại thời điểm t = 0. Đồ thị dạng sóng DC theo thời gian là một đường nằm ngang song song với trục hoành tại mức E volt. Điện áp ngõ ra là một đoạn dốc V0(t) = Et. Hình1. 8 Ngõ ra mạch tích phân tại thời gian t Khi tín hiệu vào mạch tích phân thực tế là tín hiệu DC thì tín hiệu ra sẽ tăng tuyến tính theo thời gian và sẽ đạt đến điện thế ngõ ra cao nhất có thể có của mạch khuếch đại và quá trình tích phân sẽ dừng lại. Nếu điện áp vào xuống mức âm trong một khoảng thời gian nhất định thì điện tích dương đã tích lũy trước đó trừ đi điện tích trong khoảng thời gian xuống mức âm sẽ làm giảm điện thế ở mức ra. Do đó, ngõ vào phải có mức dương và âm theo chu kỳ để tránh cho ngõ ra của mạch tích phân đạt đến mức giới hạn âm hoặc mới giới hạn dương. Một dạng của mạch tích phân sử dụng mạch khuếch đại thuật toán như . Mạch khuếch đại có tụ C hồi tiếp nên là mạch khuếch đại đảo. 18 Hình1. 9Mạch tích phân lý tưởng Khi đó, biểu diễn dạng sóng của mạch tích phân điện áp V giữa thời điểm 0 và thời điểm t ở ngõ ra của mạch là: 0( ) 1 0 1 t t inV V dtR C − = ∫ Ngõ ra là tích phân của ngõ vào, nhân với hằng số 1 1 R C . Nếu mạch này dùng cho việc tích hợp dạng sóng DC ngõ ra sẽ là một dốc xuống theo chiều âm. 0 1 tEV R C − = Như hình đưa trên. Khi dòng vào là 0V, theo định luật Kirchhoff về dòng điện ta có : 1 0ci i+ = Mặc khác,i1 là dòng vào từ nguồn qua R1. ic là dòng hồi tiếp qua tụ. Ta tính được dòng qua tụ: 19 0 C dvi C dt = Vì vậy. 0 1 0inv dvC R dt + = Hay 0 1 1 in dv V dt R C − = Lấy tích phân hai vế ta có: 0( ) 1 0 1 t t inV V dtR C − = ∫ 1.1.5. Sample and Hold. Chức năng chính của mạch S/H là lấy mẫu của tín hiệu ngõ vào và giữ tín hiệu lấy mâu cho ngõ ra của nó trong một chu kỳ thời gian. Thông thường, sự lấy mẫu tại một khoảng thời gian nhất định, nên tốc độ lấy mẫu của mạch có thể được xác định. Hoạt động của S/H có thể được chia ra thành hai giai đoạn là: lấy mẫu và giữ. Khoảng thời gian cần là không bằng. Trong thời gian giữ, ngõ ra của mạch bằng với giá trị ngõ vào của tiền lấy mẫu. Trong thời gian lấy mẫy, ngõ ra của mạch có thể track ngõ vào, có thể gọi trường hợp của mạch này là mạch Track- and-Hold, hoặc có thể được thiết lập một số giá trị cố định. Trong một số mạch, ngõ ra của mạch được giữ toàn chu kì của clock lấy mẫu. 1.2. Delta Sigma modulator. 1.2.1. Delta Sigma. 20 Đặc trưng quan trọng trong chuyển đổi tương tự sang số (DAC) là độ chính xác(resolution). Bộ chuyển đổi Sigma Delta (SDM) đưa ra một phương pháp chuyển đổi tín hiệu tương tự sang tín hiệu số (DAC) với độ chính xác cao. Một bộ chuyển đổi DAC sử dụng Delta Sigma bao gồm: tổng các bits tín hiệu số đưa vào, bộ lọc tương tự, vòng hồi tiếp số, bộ cộng sigma, bộ cộng delta và mạch so sánh. Trong thực tế, chúng ta không có thiết bị chuyên dụng nào được sử dụng trong bộ điều chế Delta Sigma. Bộ chuyển đổi đó do chúng ta thiết kế sao cho phù hợp với các xử lý tín hiệu để có thể đưa ra được tín hiệu mong muốn. Bộ điều chế Delta Sigma có thể được sử dụng trong bộ chuyển đổi delta sigma, được đưa ra như việc loại bỏ nhiễu lượng tử(giống như mạch lọc) do sự hồi tiếp của vòng lặp số. Với những bộ chuyển đổi delta sigma bậc cao, các tín hiệu nhiễu lượng tử được đưa vào dãi tần số và lớn hơn sự cách ly giữa chuyển đổi dữ liệu và nhiễu lượng tử. Hình 2. 1 Sơ đồ khối của bộ Delta Sigma Bộ điều chế Delta Sigma là thành phần quan trọng nhất của bộ chuyển đổi tín hiệu số sang tín hiệu tương tự sử dụng Delta Sigma. Bộ Delta Sigma đưa ra chuỗi bitstream. Các mức giá trị của bitstream diễn tả mức tín hiệu ngõ vào. Bộ 21 chuyển đổi Delta Sigma được sử dụng để giảm nhiễu bằng việc sử dụng các bộ điều biến Delta Sigma bậc cao. Các bậc cao hơn hai có thể được xây dựng nhưng các bậc đó không thể tạo ra một cách đơn giản bằng cách liên kết các bậc đầu tiên. Vì lí do đó, nếu sử dụng nhiều hơn hai vòng hồi tiếp số sẽ làm cho hệ thống không ổn định. 1.2.2. Bitstream. Bitstream có thể được chú ý như tín hiệu số hoặc tín hiệu tương tự. Bitstream là một tín hiệu một bits nối tiếp với tốc độ của bits lớn hơn so với tốc độ của dữ liệu: Minh họa của mạch được giới thiệu trong chương sau. Đặc tính cơ bản là mức giá trị trung bình biểu diễn giá trị trung bình của tín hiệu ở ngõ vào. Mức điện thế cao được biểu diễn cao nhất và mức thấp được biểu diễn thấp nhất có thể của giá trị ngõ ra. • Giá trị tương tự ở ngõ ra: ở múc cao hoặc thấp trong Bitstream biểu diễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra. • Giá trị số ở ngõ ra: ở mức cao hoặc mức thấp trong chuỗi Bitstream biểu diễn giá trị cao nhất hoặc thấp nhất của giá trị tín hiệu số ngõ ra. 2. Methodology Thiết kế một bộ Delta Sigma với 8 bits ở ngõ vào, giá trị điện thế VCC=FS=1.8V. Đối với bộ Delta Sigma 8-bits. Ta đưa 8-bits vào ngõ vào của bộ Delta Sigma. Như phần lý thuyết ở trên ta có thể tính được giá trị của chuỗi Bitstream, ngõ ra của bộ Delta Sigma. Đưa giá trị vào DAC 8bits là: 800000010. 22 TIME t0 t1 t2 t3 ……. t253 t254 t255 t256 ∆ 1536 0 0 0 ……. 0 0 0 0 OUT∆ 1538 2 2 2 …….. 2 2 2 2 ∑ 1024 514 516 518 …….. 1016 1018 1020 1022 OUT∑ 514 516 518 520 ……. 1018 1020 1022 1024 OUTDAC 0 0 0 0 ……. 0 0 0 1 Ta có thể tính tương tự cho các giá trị khác của ngõ vào 8bits để cho ra được giá trị của Bitstream tương ứng. Ta có công thức tính điện thế ngõ ra của bộ chuyển đổi DAC : 256 256OUT CC n nV FS V= = Ví dụ: Ta chọn ngõ và là 80000 0010. Chuỗi Bitstream khi đó sẽ có hai bit 1. Các giá trị ở ngõ ra : VOUT= 2 256 FS INDAC OUTDAC ANALOG OUTPUT VOLTAGE(FS=VCC) 23 BITSTREAM t 1 2 3…254 255 256 V(S) 00000 0000 0 0 0 ……..0 0 0 0 10000 0001 0 0 0 ……..0 0 1 1 256 FS× 20000 0010 0 0 0 ……..0 0 1 2 256 FS× 30000 0011 0 0 0 ……..0 0 1 3 256 FS× ……… ………….. ……………… 2541111 1110 0 1 1 ……..1 1 1 254 256 FS× 2551111 1111 0 1 1 ……..1 1 1 255 256 FS× 3. Tools. Việc thiết kế một IC luôn trải qua nhiều công đoạn. Với mỗi công đoạn khác ta đều có các công cụ hỗ trợ. Việc hỗ trợ của các công cụ giúp chúng ta có thể hoàn thành công việc nhanh hơn, chính xác hơn và có thể mô phỏng được các yêu cầu thiết kế. Sau đây là một số công cụ chính được sử dụng trong luận văn này: Simulink, Composer schematic editor, Virtuoso Layout Editor… 3.1. Simulink Simulink là một phần mềm dùng để mô hình hóa, mô phỏng và phân tích một hệ thống động. Simulink cung cấp cho ta hệ thống tuyến tính, hệ phi tuyến, các mô hình 24 trong thời gian liên tục hay gián đoạn hay một hệ lai bao gồm cả liên tục và gián đoạn. Hệ thống cũng có nhiều tốc độ khác nhau có nghĩa là các phần khác nhau lấy mẫu và cập nhật số liệu khác nhau. Để mô hình hóa Simulink cung cấp một giao diện đồ họa để xây dựng mô hình như là một sơ đồ khối sử dụng các thao tác “nhấn và kéo ” chuột. Với giao diện này bạn có thể xây dựng mô hình như ta xây dựng trên giấy. Đây là sự khác xa các bản mô phỏng trước mà nó yêu cầu ta đưa vào các phương trình vi phân và các phương trình sai phân bằng một ngôn ngữ hay chương trình. Simulink cũng bao gồm toàn bộ thư viện các khối như khối nhận tín hiệu, các nguồn tín hiệu, các phần tử tuyến tính và phi tuyến, các đầu nối. Ta cũng có thể thay đổi hay tạo ra các khối riêng của mình. Các mô hình đều có thứ bậc, bạn có thể xây dựng mô hình theo cách từ dưới lên hay từ trên xuống. Bạn có thể xem hệ thống ở mức cao hơn, khi đó ta clik đúp vào khối để xem chi tiết mô hình. Cách này cho phép ta hiểu sâu sắc tổ chức của mô hình và tác động qua lại của các phần mềm như thế nào.
auk hi tạo ra được mô hình, ta cũng có thể mô phỏng nó trong Simulink hay bằng nhập lệnh trong cửa sổ lệnh của Matlab. Các Menu đặc biệt thích hợp cho các công việc có sự tác động qua lại lẫn nhau, trong khi sử dụng dòng lệnh hay được dùng để chạy một loạt các mô phỏng. Sử dụng các bộ Scope và các khối hiển thị khác ta có thể xem kết quả trong khi đang chạy mô phỏng. Hơn nữa bạn có thể thay đổi thông số và xem nó có gì thay đổi một cách trực tiếp. 3.1.1. Khởi động Simulink. Có nhiều cách để mở chương trình hoạt động Simulink. Kích vào biểu tượng trên thanh công cụ của Matlab. Gõ lệnh Simulink trên cửa sổ lệnh của Matlab. 25 3.1.2. Sử dụng. Giao diện khi mới khởi động Simulink : Hình 3. 1 Giao diện mới khởi động Simulink Các thao tác cơ bản Tạo cửa sổ mô hình mới: File/New/Model. Mở các mô hình có sẵn : File/Open. Lưu trữ một file mô hình(có đuôi là *.mdl): File/Save hoặc File/Save As. Soạn thảo: sao chép, di chuyển, đánh dấu, xóa, tạo subsystems, nối 2 khối, di chuyển đường nối… 26 Cửa sổ hoạt động của một chương trình: Hình 3. 2 Giao diện làm việc 3.2. Cadence Design Environment. Sơ đồ thiết kế bottom-up cho mạch luôn bắt đầu bằng cách thiết lập các thông số thiết kế. “Specs” thường mô tả chức năng(Boolean operations) dự kiến của khối thiết kế, cũng như thời gian trì hoãn tối đa được cho phép, diện tích silicon và các chi tiết khác giống như sự giảm công suất. 27 Hình 3. 3 Flow thiết kế trong Cadence Thông thường, các kỹ thuật thiết kế cho phép người thiết kế mạch đưa ra các lựa chọn về các đặc trưng về liên kết, vị trí riêng rẽ của từng thiết bị, vị trí của các ngõ vào và ngõ ra, và tỉ số của các thông số (W/L)trong thiết kế mạch cuối cùng. Lưu ý rằng những hạn chế được nêu ra trong thông số kỹ thuật thiết kế thường đòi hỏi nhất định thiết kế trade-off, giống như việc gia tăng kích thước của transistor để giảm sự delay về thời gian. 28 3.2.1. Transistor level schematic. Phương pháp truyền thống cho phép thiết kế capturing ở mức transistor hoặc mức gate thông qua công cụ Composer schematic editor. Schematic cung cấp trình soạn thảo đơn giản, phương tiện vẽ một cách trực quan, để đặt và kết nối các linh kiện căn bản để tạo nên thiết kế. Kết quả thiết kế chính xác phải mô tả được tính chất điện của các linh kiện và các liên kết liên quan. Schematic bao gồm kết nối lên nguồn điện hay nối đất, cũng như tấc cả các Pin cho ngõ vào và ngõ ra của mạch thiết kế. Những thông tin này quan trọng cho việc tạo netlist tương ứng, được sử dụng cho các bước sau thiết kế. Việc tạo một schematic hoàn chỉnh là bước quan trọng đầu tiên trong sơ đồ thiết kế mạch ở mức transistor. Thông thường, một số đặc tính của các thành phần(như kích thước của các transistor) hoặc các kết nối giữa các thiết bị được lặp đi lặp lại trong các bước tối ưu thiết kế. Những sửa đổi và cải tiến sau này của cấu trúc mạch yêu cầu sự chính xác trong các current version của sơ đồ mạch tương ứng. Các bước để vẽ mạch: • Chọn tên thư viện …, example. • Chọn File -> New -> Cellview • Điền tên cho thiết kế, OTA • Chọn Composer – Schematic như công cụ thiết kế. Tên thiết kế là schematic. • Click OK. Sau các bước trên, giao diện cơ bản của Composer schematic editor hiện ra. Để hoàn thành được một thiết kế ta phải thực hiện một số bước cơ bản sau: 29 • Create components bằng việc chọn icon và browsing Instance trong cửa sổ pop-up đưa tới thư viện khác. Hầu hết các bộ phận(NMOS, PMOS….) trong thư viện gpdk180. Khi bạn tạo instance cửa sổ của các thành phần thiết kế được hiện ra nơi bạn chọn các chi tiết thiết kế. • Wire components. Chọn icon Wire(narrow), click vào linh kiện đầu tiên và kéo đến các linh kiện khác. • Set instance properties: đây pà phần cho phép cài đặt thông số thiết kế. Có hai cách thay đổi, hoặc chọn icon Properties hoặc thay đổi lúc chọn việc cài đăt. Hình 3. 4Giao diện làm việc Schematic 30 3.2.2. Symbol creation Nếu một mạch thiết kế bao gồm nhiều modules, thường có lợi trong quá trình thiết kế và gán mỗi module cho một symbol tương ứng(hoặc Icon) để thay thế cho module. Bước này giúp ta giảm bớt schematic của toàn thể mạch. Một schematic hoặc symbol lớn là biểu tượng chung cho các module thành phần trong mạch. Xem một symbol của mạch được yêu cầu cho một số bước mô phỏng tiếp theo, do đó, schematic capture của mạch topology được thành lập bằng cách tạo symbol cho toàn bộ mạch. Hình dạng của các icon được sử dụng cho symbol có thể cung cấp chức năng của module( giống như các cổng logic: NOT, NOR, AND, NAND…) nhưng biểu tượng mặt định của Symbol là một hình chữ nhật đơn giản với các Pin ở đầu vào và đầu ra. Các Symbol này có thể được sử dụng cho việc xây dựng các module khác, điều này cho phép người thiết kế tạo ra một hệ thống thiết kế có nhiều câp bậc. Để hoàn thành được, trước tiên tạo Pin bằng cách chọn icon Create Pin trong cửa sổ Composer Schematic, chọn tên Pin: ngõ ra hoặc ngõ vào….và kết thúc khi đặt Pin vào môi trường Schematic. Chọn Design > Create Cellview > From cellview để tạo Symbol cho thiết kế Schematic. Cửa sổ đơn giản cho thiết kế symbol được hiện ra. Sau đó chọn OK. Màn hình đen hiện ra bao gồm cả symbol. Có thể chỉnh sửa được. 31 Hình 3. 5 Giao diện làm việc Symbol 3.2.3. Simulation. Sau khi mô tả mạch ở mức transistor sử dụng Schematic Editor, đặt tính và chức năng của mạch phải được kiểm tra bằng cách sử dụng công cụ mô phỏng. Thiết kế sẽ được mô phỏng chi tiết tại mức transistor phải được thực hiện trước tiên nhằm xác định mức độ hoạt động, do đó rất quan trọng để hoàn thành bước này trước khi bước vào tối ưu hòa thiết kế. Dựa trên kết quả mô phỏng, người thiết kế thường sửa đổi một số chi tiết của thiết bị( giống như tỉ số W/L của transistor) để tối ưu hóa thiết kế. 32 Hình 3. 6 Enviroment trong quá trình mô phỏng Setting simulator Chúng ta có thể thay đổi thiết kế bằng các icon tương ứng hoặc sử dụng menu. Có thể thay đổi mô phỏng bằng việc chọn Setup→Simulator/Directory/Host và chọn Spectre trong cửa sổ pop-up , sau đó click OK. 33 Hình 3. 7 Simulator/Directory/Host Setting models Chọn Setup → Model Libraries và chọn thư viện và chọn ADD , với add là models cho thiết kế của schematic, sau đó chọn OK. Hình 3. 8 Model Libraries 34 Selecting the analysis Cần phải chọn mô hình cho mô phỏng của schematic bằng cách chọn Analyses → Choose… Transient analysis, chọn ‘tran’ Hình 3. 9 Selecting the analysis 3.2.4. Virtuoso Layout Editor. Việc tạo ra các mặt nạ Layout là một trong những bước quan trọng trong quy trình thiết kế buttom-up, nơi người thiết kế mô tả chi tiết hình học và vị trí 35 tương đối của mỗi lớp mặt nạ để được sử dụng trong thiết kế thực tế, bằng cách sử dụng công cụ Layout Editor. Quá trình layout được thực hiện trong một công nghệ cụ thể, được sử dụng trong luận văn này là công nghệ 180nm. Để bắt đầu công cụ Virtouso Layout Editor, cần tạo một Cellview mới từ LM. Trong cửa sổ mới hiện ra, chọn Library Name thành Tutorial và tại Cell name là tên thiết kế. Trong mục View Name chọn Layout và ấn khóa Tab. Khi đó công tụ Virtuoso được sử dụng. Chọn OK để hoàn thành. Hình 3. 10 Giao diện làm việc Layout 36 Hình 3. 11 LSW 37 4. THIẾT KẾ VÀ MÔ PHỎNG CÁC KHỐI TRÊN CADENCE 4.1. Mở đầu Trong chương này chúng ta sẽ tìm hiểu cấu trúc của bộ delta sigma DAC’s converter. Sơ đồ khối của bộ delta sigma DAC được mô tả trong hình 4.1. Nó được xây dưng trên hai khối chính là Delta Sigma modulator và Analog Filter: Delta Sigma modulator: dùng để biến đổi tín hiệu số ở ngõ vào thành tín hiệu bitstream dạng xung số ở ngõ ra. Analog filter: dùng để biến đổi tín hiệu bitstream ở đầu vào thành tín hiệu tương tự (analog signal) ở ngõ ra. Hình4. 1 Sơ đồ khối bộ converter 4.2. Modulator bậc 1 Một kỹ thuật quan trọng để chuyển đổi chính xác tín hiệu tương tự từ tín hiệu số trong bộ DACs là Delta Sigma Modulator. Kỹ thuật này sử dụng phương pháp xử lý tín hiệu số để làm giảm độ phức tạp của các thành phần tương tự và giảm sự khó khăn trong thiết kế khi thực hiện với các thành phần tương tự này. Tuy nhiên, trong đề tài này chủ yếu sử dụng Delta Sigma Modulator bậc một với độ phân giải cao nhưng với một số bit không chính xác. Để đạt được độ chính xác cao thì bộ Delta Sigma bậc cao được sử dụng. Nhưng ở đây chúng ta chỉ tập trung vào bộ Delta Sigma Modulator bậc một. 38 Hình4. 2 Sơ đồ khối của Delta Sigma bậc một Bộ Delta Sigma DAC sử dụng vòng hồi tiếp số để tạo ra tín hiệu bitstream. Ngõ ra của bistream tỉ lệ với tín hiệu ngõ vào. Sau đó bitstream sẽ được đưa qua bộ analog low pass filter để tạo ra tín hiệu tương tự. Trong quá trình thiết kế chúng tôi nhận thấy bộ Delta Modulator có thể đơn giản được. Khi đó chúng sẽ trở nên đơn giản hơn và chúng ta sẽ dễ dàng thiết kế hơn. Xét bộ Delta ta thấy: • Nếu tín hiệu DACout = 1 thì sau khi qua bộ Delta thì tín hiệu ngõ ra sẽ có hai bit 1 ở trọng số cao nhất (MSB) các bit còn lại sẽ là bit 0. • Nếu tín hiệu DACout = 0 thì sau khi qua bộ Delta thì tất cả các bit ngõ ra sẽ là bit 0. Dựa vào hình 4.2 ở trên. Ta thấy: với N bit ngõ vào (DACin) và N+2 bit ngõ ra của bộ Delta khi qua bộ Delta Adder thì tín hiệu ngõ ra (∆out) sẽ là sự kết hợp của tín hiệu N bit DACin và N+2 bit ngõ ra của bộ Delta. Kết hợp với tính chất của bộ Delta ở trên ta thấy: 39 • Nếu tín hiệu DACout = 1 thì tín hiệu ∆out sẽ có hai bit 1 ở trong số cao nhất và N bit còn lại sẽ là các bit đầu vào DACin. • Nếu tín hiệu DACout = 0 thì tín hiệu ∆out sẽ có hai bit 0 ở trong số cao nhất và N bit còn lại sẽ là các bit đầu vào DACin. Kết luận: trong thiết kế chúng ta không nhất thiết phải thiết kế bộ Delta Adder và bộ Delta. Khi đó trong N+2 bit ngõ vào của bộ Sigma Adder thì hai bit có trọng số cao nhất sẽ là tín hiệu DACout, còn N bit còn lại sẽ là N bit DACin như hình 4.3. Hình4. 3 Sơ đồ Schematic của bộ Delta Sigma 8bit 4.3. Thiết kế Digital Delta Sigma Mdulator bậc 1 Trong phần này chúng ta sẽ thiết kế các thành phần được mô tả trong hình 4.3. 40 4.3.1. Thiết kế khối logic Các cổng logic là các khối cơ bản được sử dụng trong các hệ thống số. Các cổng logic cơ bản gồm: cổng NOT, cổng OR, cổng NOR, cổng AND, cổng NAND. Chúng được xây dựng từ nMOS và pMOS. Trong phần này chúng ta sẽ khảo sát cổng NOT, NOR và NAND vì cổng OR và cổng AND có thể được tạo ra bằng cách sử dụng thêm cổng NOT ở ngõ ra của cổng NOR và cổng NAND. Cổng NOT Cổng NOT thực hiện hàm logic có một ngõ vào, ngõ ra của nó là đảo của tín hiệu ngõ vào. Gọi A là ngõ vào và Y là ngõ ra thì hoạt động của hai ngõ vào cổng NOR được giải thích bởi các biểu thức logic Bảng sự thật cổng NOT Sơ đồ schematic và layout cổng NOT sử dụng phần mềm Cadence Virtuso. Với Vdd = 1.8 V , pMOS và nMOS có thông số: • Chiều rộng (width): o pMOS: Wp = 2µm. o nMOS: Wn = 600nm 41 • Chiều dài (length): o pMOS: Lp = 180nm o nMOS: Ln = 180nm Khi đó điểm chuyển mạch của cổng NOT (Vtriple) là 0.86 V gần bằng điện thế Vdd/2. Ta cũng sử dụng tỉ lệ này cho các cổng Logic còn lại. Hình4. 4 Schematic cổng NOT Hình4. 5 Symbol cổng NOT 42 Hình4. 6 Dạng sóng cổng NOT Hình4. 7 Layout cổng NOT 43 Hình4. 8 Kết quả check LVS cổng NOT 44 Hình4. 9 Vtriple của cổng NOT Cổng NOR Cổng NOR thực hiện hàm logic có hai hay nhiều ngõ vào. Gọi A, B là các ngõ vào và Y là ngõ ra. Thì hoạt động của hai ngõ vào cổng NOR được giải thích bởi các biểu thức logic Y = A NOR B hay Bảng sự thật cổng NOR : A B Y 0 0 1 0 1 0 1 0 0 1 1 0 45 Thiết kế và mô phỏng cổng NOR Hình4. 10 Schematic cổng NOR Hình4. 11 symbol cổng NOR 46 Hình4. 12 Simulation cổng NOR Hình4. 13 Layout cổng NOR 47 Hình4. 14 Kết quả check LVS cổng NOR Cổng NAND Cổng NAND thực hiện hàm logic có hai hay nhiều ngõ vào. Gọi A, B là các ngõ vào và Y là ngõ ra. Thì hoạt động của hai ngõ vào cổng NAND được giải thích bởi các biểu thức logic Y = A NAND B hay 48 Bảng sự thật cổng NAND: A B Y 0 0 1 0 1 1 1 0 1 1 1 0 Thiết kế và mô phỏng cổng NAND Hình4. 15 schematic cổng NAND 49 Hình4. 16 symbol cổng NAND Hình4. 17 simulation cổng NAND 50 Hình4. 18 Layout cổng NAND 51 Hình4. 19 Kết quả check LVS của cổng NAND Cổng NAND 3 Cổng NAND 3 thực hiện hàm logic có ba ngõ vào. Gọi A, B, C là các ngõ vào và Y là ngõ ra. Thì hoạt động của hai ngõ vào cổng NAND 3 được giải thích bởi các biểu thức logic Y = A NAND B NAND C hay 52 Bảng sự thật cổng NAND 3: A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Hình4. 20 Symbol cổng NAND3 53 Thiết kế và mô phỏng cổng NAND 3 Hình4. 21 schematic cổng NAND 3 Hình4. 22 simulation của cổng NAND 3 54 Hình4. 23 Layout cổng NAND 3 55 Cổng XOR Hàm XOR được xác định bởi biểu thức sau Bảng sự cổng XOR: A B Y 0 0 0 0 1 1 1 0 1 1 1 0 Thiết kế và mô phỏng cổng XOR Hình4. 24 schematic cổng XOR 56 Hình4. 25 symbol cổng XOR Hình4. 26 simulation cổng XOR 57 Hình4. 27 Layout cổng Xor Hình4. 28 kết quả check LVS 58 Full Adder Mạch full adder là mạch toán học được sử dụng để tính tổng ba bit với nhau, kết quả ở ngõ ra là một tín hiệu tổng (SUM) và tín hiệu nhớ (CARRY). Mạch này trở nên cần thiết để tính tổng các số nhị phân nhiều bit. Bảng sự thật của mạch Full Adder Từ bảng sự thật trên, sử dụng giãn đồ Karnough. Ta có: Hình4. 29 Giản đồ Karnough của Full Adder 59 Từ giãn đồ Karnough ta có thể đưa ra hàm logic của SUM và Cout: = Từ kết quả đó ta có sơ đồ schematic Hình4. 30 Schematic của mạch Full-Adder Hình4. 31 Symbol của mạch Full-Adder 60 Hình4. 32 simulation mạch Full-Adder Hình4. 33 Layout mạch Full-Adder 61 Hình4. 34 LVS mạch Full-Adder Hình4. 35 Schematic mạch Full-Adder 10bits 62 Register(Flip-Flop) Flip-flop D được sử dụng như là thanh ghi dùng để lưu trữ trạng thái của bộ Delta Sigma Modulator. Trong đề tài chúng tôi thiết kế Flip-Flop D sử dụng một tín hiệu Reset và Flip-Flop sẽ thay đổi trạng thái khi có cạnh lên xung clock. Bảng sự thật Flip-Flop D Thiết kế và mô phỏng Flip-Flop D Hình4. 36 Symbol của Flip-Flop D 63 Hình4. 37 Schematic của Flip-FlopD Hình4. 38 Simulation của Flip-Flop D 64 4.4. Thiết kế bộ analog low pass filter 4.4.1. Operational Amplifier (Op-amp) Opamp được cấp 2 nguồn đối xứng Vdd và Vss, có 2 ngõ vào Vi+: ngõ vào không đảo , Vi- : ngõ vào đảo và 1 ngõ ra Vo. Mạch opamp thường được dùng để xử lý các tín hiệu tương tự hoặc xung. Mạch thực hiện các phép tính cơ bản như : cộng, trừ , tích phân, vi phân, lấy logarit, hoặc thực hiện các chức năng như dao động hình sin, ổn áp ,ổn dòng, so sánh. Sau đây là sơ đồ khối op-amp hai tầng Hình4. 39 Sơ đồ khối OpAmp hai tầng Đối với mạch two stage opamp sẽ được dùng để khuyếch đại 2 lần qua 2 tầng , với hệ số khuyếch đại tầng 1 là a, tầng 2 là b , độ lợi Av = a.b Op-amp hoạt động với hai nguồn đối xứng Vdd = 3.3 V và Vss = -3.3 V. Một tụ bù Cc có giá trị 104 fF và một điện trở phân cực có giá trị R = 10 KΩ. Sơ đồ schematic cùng với chiều dài và chiều rộng nMOS và pMOS được liệt kê trong hình 4.12 (a) và bảng 65 Hình4. 40 Schematic của OpAmp hai tầng 66 Hình4. 41 Symbol của OpAmp. Xét mạch khuếch đại đảo dấu Mạch khuyếch đại đảo có ngõ vào không đảo nối đất, Tín hiệu vào Vi đưa vào ngõ vào đảo thông qua điện trở R0, điện trở R1 đưa điện áp ngõ ra Vo trở vào ngõ vào đảo. Hình4. 42 Mạch khuếch đại đảo dấu 67 Ta có: Độ lợi Với R1 = 1.4667k Ω, R0 = 733.75 Ω Vậy Kết quả thực hiện mạch: Hình4. 43 Simulation mạch khuếch đại đảo dấu Xét mạch khuếch đại không đảo dấu Mạch khuyếch đại không đảo có tín hiệu được đưa trực tiếp vào ngõ vào không đảo, ngõ vào đảo sẽ được nối với điện trở R0 nối đất, điện trở R1 đưa điện áp ngõ ra Vo trở vào ngõ vào đảo. 68 Hình4. 44 Schematic mạch khuếch đại không đảo dấu Ta có: Độ lợi Với R1 = 1.4667 kΩ , R= 733.75 Ω Vậy 69 Hình4. 45 Simulation mạch khuếch đại không đảo dấu 4.4.2. Integrator Để tạo ra các mức điện thế lượng tử chính xác ở ngõ ra ta cần phải sử dụng mạch có độ dốc tương đối tuyến tính. Mạch Integrator sử dụng op-amp thỏa mãn yêu cầu. Hình4. 46 Mạch tích phân 70 Ngõ ra mạch tích phân giữa thời điểm và thời điểm là: Với c là giá trị điện thế lúc bắt đầu lấy tích phân Mặc dù có chất lượng cao, các mạch tích phân chính xác dùng trong các ứng dụng tần số thấp như máy tính tương tự, nhưng các ứng dụng này đòi hỏi mạch khuếch đại chất lượng cao và nó có thể gây bão hòa mạch khuếch đại do tụ làm hở mạch ở chế độ DC. Để tránh vấn đề này, mạch tích phân thực tế sử dụng một điện trở mắc song song với tụ hồi tiếp như trong hình 4.16. Khi tụ làm hở mạch ở DC, mạch tích phân chỉ đáp ứng với tín hiệu DC khi và chỉ khi nó là mạch đại đảo. Nói cách khác, độ lợi vòng mạch kín ở DC của mạch tích phân là . Ở tần số cao, trở kháng của tụ điện nhỏ hơn rất nhiều so với so với Rf nên nhánh song song C và Rf xem như chỉ có C và tín hiệu được tích phân như bình thường. Hình4. 47 Mạch tích phân sử dụng điện trở hồi tiếp song song với tụ C 71 Thiết kế và mô phỏng Hình4. 48 Schematic mạch Integrator 72 Hình4. 49 Kết quả mô phỏng Nhận xét: • Ta thấy dạng sóng ngõ ra giảm xuống mức`điện thế âm khi có xung đưa vào ở mức 1 và giữ ở mức điện thế trước đó khi xung vào ở mức 0. • Mức giảm điện thế của mỗi xung vào tương đối bằng nhau khoảng 1.8 mV • Vậy để ngõ ra của mạch tăng dần theo chiều dương thì ta sẽ đưa ngõ ra của mạch integrator qua mạch khuếch đại đảo dấu với hệ số khuếch đại mà ta mong muốn. Sau đây là sơ đồ schematic của mạch 73 Hình4. 50 Schematic mạch Integrator kết hợp mạch khuếch đại đảo Hình4. 51 Kết quả mô phỏng 74 Nhận xét: • Dựa vào sơ đồ schematic ở hình 4.18 (a) ta có tỉ lệ R3/R2 là 5. Do đó hệ số khuếch đại của mạch khuếch đại đảo là 5. Do vậy mức giảm điện thế của mỗi xung vào khoảng 9 mV. 4.4.3. Sample and hold 5. THIẾT KẾ VÀ MÔ PHỎNG TRÊN MATLAB 5.1. Chức năng của một số khối sử dụng. 5.1.1. Constant. Hình 5. 1 Khối constant Giá trị ngõ ra là một hằng số. Những thông số: Giá trị hằng. 5.1.2. Scope. 75 Hiển thị dạng tín hiệu trong suốt thời gian mô phỏng(Giống như oscillosecop). Những thông số: phạm vi, trục ngang(thời gian), trục dọc. Trục ngang có thể cuộn trong mỗi phạm vi. 5.1.3. Unit delay. Khối Delay được sử dụng cho việc tạo trễ trong quá trình lấy mẫu,…. Những thông số: giá trị đầu, thời gian lấy mẫu. 76 5.1.4. Sum. Ngõ ra là tổng các giá trị ngõ vào. Những thông số: Dấu của giá trị ngõ vào. Số dấu là số giá trị bit vào của khối này. 5.1.5. Integrator. Khối Integrator được định nghĩa là tích phân của giá trị ngõ vào. 77 Những thông số: Điều kiện đầu 5.1.6. Sample and hold. 78 Những thông số: Điều kiện ban đầu. 5.1.7. Product. Ngõ vào được nhân với nhau(giống như Sum). Những thông số: Số ngõ vào, thời gian lấy mẫu. 79 5.1.8. Pulse generator Khối này được sử dụng cho việc tạo một chuỗi xung tuần tự với một khoảng thời gian ổn định. Những thông số: Chu kì xung, độ rộng xung, biên độ xung, thời gian bắt đầu phát xung. 80 5.2. Bộ chuyển đổi DAC sử dụng Delta Sigma. Sơ đồ khối mô phỏng bộ chuyển đổi DAC Delta Sigma sử dụng Simulink : 81 Dạng sóng ngõ ra ở scope3 cho dạng sóng bậc thang. 82 Scope2 hiển thị giá trị sau khối Integrator. Sóng ngõ ra được hiển thị nhu các xung tam giác. Sơ đồ khối của bộ Delta Sigma. Giá trị số đưa vào được tạo bởi bộ Signal Builder. 83 Dạng sóng ngõ ra của bộ Delta Sigma. Là một chuỗi bit.