Luận văn Thiết kế bộ điều chế - Giải điều chế QPSK trên FPGA

Mục đích thiết kế bộ điều chế và giải điều chế QPSK số dùng trong tuyến thu/phát của các thiết bị thông tin vô tuyến. Luận văn đã tập trung thiết kế và triển khai bộ điều chế - giải điều chế thực hiện bằng phần mềm VHDL trên chip FPGA để thực hiện mềm hóa bộ điều chế số QPSK. Mô phỏng kết quả, thiết kế phần cứng để thử nghiệm. Luận văn đã nghiên cứu ứng dụng các thuật toán xử lý tín hiệu số hiện đại như kỹ thuật xử lý đa tốc độ, kỹ thuật tổng hợp tần số trực tiếp, trên cơ sở đó thiết kế bộ điều chế và giải điều chế QPSK trên FPGA. Luận văn đã hoàn thành được các mục tiêu và nội dung chủ yếu, đã nghiên cứu phân tích kỹ thuật điều chế QPSK và giải điều chế QPSK, thuật toán Cordic trong thiết kế bộ tổng hợp tần số trực tiếp DDS. Làm chủ công cụ thiết kế và chế tạo phần cứng thử nghiệm.