Luận văn Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý
GIỚI THIỆU
I. Tổng quan:
Luận văn này thực hiện việc xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý tín hiệu số DSP56002.
Một vài thập niên trước đây, việc nhận dạng tiếng nói bằng máy chỉ tồn tại trong suy nghĩ của các nhà khoa học viễn tưởng, tuy nhiên trong một vài năm gần đây, vấn đề tìm hiểu và thực hiện một hệ thống nhận dạng tiếng nói một cách tự động đã được đưa vào nghiên cứu trong các viện nghiên cứu trên khắp thế giới. Những ứng dụng thực tiễn mà hệ thống này sẽ mang lại là vô cùng lớn như các máy tính của chúng ta sẽ không cần bàn phím, các hệ thống điều khiển sẽ không cần các bảng điều khiển phức tạp, máy điện thoại sẽ không còn cần đến các bàn quay số . có thể xem là một bước đột phá trên tất cả các lĩnh vực trong cuộc sống của chúng ta. Do đó vấn đề nghiên cứu các phương pháp nhận dạng tiếng nói là một vấn đề đã và đang thu hút rất nhiều sự đầu tư và nghiên cứu của các nhà khoa học trên khắp thế giới. Tuy nhiên cho đến nay kết quả mang lại còn rất hạn chế vì sự phức tạp của tiếng nói con người.
Đối với nước ta, vấn đề nhận dạng tiếng nói đang ở trong giai đoạn đầu và các kết quả đạt được cho đến nay vẫn còn khiêm tốn. Luận văn này nghiên cứu thử nghiệm một hướng nhận dạng tiếng nói dựa trên đặc trưng ngữ âm quan trọng của tiếng nói là formant. Công cụ toán học có thể sử dụng là phép phân tích Fourier thời gian ngắn STFT(Short Time Fourier Transform). Nhận dạng tiếng nói là bộ phận nòng cốt trong bộ điều khiển tiếng nói cần thiết kế.
II . Những nội dung chính của luận văn:
Các chương 2, 3, 4, 5, 6 giới thiệu về xử lý tín hiệu số DSP56002, bộ giao tiếp âm thanh đa năng Codec 4215, bộ nhớ mở rộng, mạch giao tiếp và điều khiển. Chương 2 giới thiệu tổng quát về bộ xử lý tín hiệu số DSP56002. Tiếp đến Chương 3 mô tả cụ thể các chức năng của DSP56002 bao gồm: cấu trúc và các chế độ định địa chỉ củûa DSP56002; các thanh ghi trong và chế độ hoạt động của các PORT của DSP56002. Chương 4 mô tả tập lệnh xử lý tín hiệu số DSP56002. Chương 5 giới thiệu về CODEC giao tiếp âm thanh đa năng CS4215, bộ đồng bộ giao tiếp nối tiếp (SSI) của bộ xử lí DSP56002 được sử dụng để thích nghi với sự truyền dữ liệu nối tiếp từ hai bộ chuyển đổi A/D của CS4215 đến DSP56002 và từ DSP56002 đến hai bộ chuyển đổi D/A của CS4215. Chương 6 mở rộng bộ nhớ cho DSP56002; chương này sẽ trình bày về sơ đồ mạch của DSP56002EVM, bộ nhớ mở rộng, sơ đồ điều khiển động cơ DC và các linh kiện sử dụng trong mạch. Các chương sau sẽ giới thiệu về các công cụ toán học và phương pháp nhận dạng tiếng nói. Chương 7 giới thiệu về phép biến đổi Fourier với tín hiệu liên tục và rời rạc, và giới thiệu phương pháp biến đổi nhanh Fourier FFT thực hiện trên DSP56002 sử dụng giải thuật phân chia theo thời gian DIT (decimation-in-time). Tiếp theo Chương 8 trình bày phép tổng quát về biến đổi Fourier thời gian ngắn STFT. Cuối cùng là Chương 9 sẽ tập trung vào phép biến đổi Fourier thời gian ngắn để trích formant của tín hiệu, Sau khi trích formant của tín hiệu sẽ sử dụng phương pháp kết hợp mẫu để nhận dạng tiếng nói.
III. Kết luận sơ bộ:
Luận văn đã thực hiện được việc :mở rộng bộ nhớ cho DSP56002, nhận dữ liệu âm thanh từ ngoài qua giao tiếp SSI giữa DSP56002 và CS4215, thực hiện trích formant của tín hiệu tiếng nói dùng giải thuật STFT. Cuối cùng là đã thực hiện được việc nhận dạng tiếng nói và ứng dụng để điều khiển.
MỤC LỤC
CHƯƠNG I: GIỚI THIỆU . 1
CHƯƠNG II: GIỚI THIỆU BỘ XỬ LÝ TÍN HIỆU SỐ VÀ KHỐI ĐÁNH GIÁ DSP56002 3
A. MÔ TẢ TỔNG QUÁT BỘ XỬ LÝ TÍN HIỆU SỐ DSP56002 3
B. GIỚI THIỆU DSP56002EVM . 5
C. GIỚI THIỆU TỔNG QUÁT CÁC CHÂN . 6
CHƯƠNG III: MÔ TẢ CHỨC NĂNG DSP56002 11
A. CẤU TRÚC DSP56002 . 11
B. ĐƠN VỊ ALU DỮ LIỆU 13
C. BỘ ĐIỀU KHIỂN CHƯƠNG TRÌNH 16
D. ĐƠN VỊ CẤP PHÁT ĐỊA CHỈ 18
E. CÁC CHẾ ĐỘ ĐỊNH ĐỊA CHỈ . 20
F. PORT A CỦA DSP56002 22
G. PORT B CỦA DSP56002 26
H. PORT C CỦA DSP56002 31
I. THANH GHI ƯU TIÊN NGẮT (IPR) CỦA DSP56002 43
J. BỘ DAO ĐỘNG XUNG VÒNG GIỮ PHA (PLL) 45
K. MÔ PHỎNG TRÊN CHIP (ONCE) . 48
L. BỘ ĐỊNH THỜI VÀ ĐẾM SỰ KIỆN CỦA DSP56002 . 52
CHƯƠNG IV: TẬP LỆNH DSP56002 . 57
A. DẠNG LỆNH 57
B. CÁC THAO TÁC TRUYỀN DỮ LIỆU SONG SONG . 58
C. CÁC LOẠI TRUYỀN DỮ LIỆU SONG SONG 58
D. TẬP LỆNH DSP56002 59
CHƯƠNG V: CODEC GIAO TIẾP ÂM THANH ĐA NĂNG 67
I. GIỚITHIỆU 67
II. MÔ TẢ CHỨC NĂNG CÁC CHÂN . 69
III. ĐẶC TÍNH TƯƠNG TỰ . 70
IV. CÁC ĐẶC TÍNH CHUYỂN ĐỔI 74
V.CHẾ ĐỘ ĐIỀU KHIỂN . 74
VI.CHẾ ĐỘ DỮ LIỆU . 79
CHƯƠNG VI: MỞ RỘNG BỘ NHỚ CHO DSP56002 83
A. CÁC LINH KIỆN SỬ DỤNG 83
B. SƠ ĐỒ MẠCH . 86
CHƯƠNG VII: BIẾN ĐỔI FOURIER . 94
A. BIẾN ĐỔI FOURIER LIÊN TỤC . 94
B. BIẾN ĐỔI FOURIER RỜI RẠC . 96
C. PHÂN TÍCH BIẾN ĐỔI NHANH FOURIER . 96
CHƯƠNG VIII: BIẾN ĐỔI FOURIER THỜI GIAN NGẮN 101
A. CÔNG THỨC BIẾN ĐỔI 102
B. TÍNH CHẤT 103
C. HẠN CHẾ CỦA PHÉP BIẾN ĐỔI FOURIER THỜI GIAN NGẮN . 103
CHƯƠNG IX : XỬ LÝ TÍN HIỆU TIẾNG NÓI . 104
I. TRÍCH ĐẶC TRƯNG TIẾNG NÓI DÙNG PHÉP PHÂN TÍCH STFT . 104
II. NHẬN DẠNG TIẾNG NÓI . 122
III.CHƯƠNG TRÌNH NHẬN DẠNG TIẾNG NÓI . 126
KẾT QUẢ 167
KẾT LUẬN 168
HƯỚNG PHÁT TRIỂN 169
PHỤ LỤC A . 170
PHỤ LỤC B . 176
TÀI LIỆU THAM KHẢO
9 trang |
Chia sẻ: lvcdongnoi | Lượt xem: 2510 | Lượt tải: 4
Bạn đang xem nội dung tài liệu Luận văn Xây dựng bộ điều khiển và nhận dạng tiếng nói bằng xử lý, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
GIÔÙI THIEÄU BOÄ XÖÛ LÍ TÍN HIEÄU SOÁ &KHOÁI ÑAÙNH GIAÙ DSP56002
Trong chöông naøy, seõ giôùi thieäu toång quaùt veà boä xöû lyù tín hieäu soá DSP56002 vaø caùc chaân cuûa noù.
A. MOÂ TAÛ TOÅNG QUAÙT BOÄ XÖÛ LÍ TÍN HIEÄU SOÁ DSP56002:
DSP56002 laø boä xöû lí tín hieäu ñôn chip, ña duïng. Khoái ñaùnh giaù DSP56002EVM coù giaù thaønh thaáp, söû duïng boä xöû lí DSP56002 cho vieäc thieát keá heä thoáng xöû lí tín hieäu soá thôøi gian thöïc.
Hoï xöû lí DSP56000 ñöôïc taïo thaønh töø moät boä chip vi xöû lí tín hieäu soá 24-bit, hieäu suaát cao vaø moät vuøng môû roäng. Trong vuøng môû roäng, chip coù theå trôï giuùp caáu hình cho caùc thieát bò boä nhôù vaø ngoaïi vi thay ñoåi tuøy theo loaïi trong hoï.
DSP56002 laø moät loaïi trong hoï xöû lí DSP56000 bao goàm boä phaän chính xöû lí tín hieäu soá töông thích vôí hoï 56000, ñöôïc naïp baèng RAM chöông trình treân chip, coù 2 RAM döõ lieäu ñoäc laäp, 2 ROM döõ lieäu vôùi caùc baûng sine, m-law va A-law. DSP56002 chöùa boä giao tieáp truyeàn thoâng noái tieáp, giao tieáp chuû song song, boä ñeám thôøi gian/söï kieän, boä voøng khoùa pha, moät coång moâ phoûng treân chip.
Boä xöû lí DSP56002 cung caáp caùc ñaëc tröng phong phuù trong vieäc xöû lí tín hieäu soá.
DSP56002
24 bit
DSP56000
Family manual
#DSP56KFAMUM/AD
DSP56002
Technical data
#DSP56002/D
DSP56002
User’s Manual
#DSP56002UM/AD
DSP56002 Technical Literature
I.KHOÁI TRUNG TAÂM XÖÛ LÍ TÍN HIEÄU SOÁ
1.Nhöõng boä phaän chính:
1.1.Ba ñôn vò thöïc thi ñoäc laäp:
Ñôn vò döõ lieäu soá hoïc logic
Ñôn vò caáp phaùt ñòa chæ(AGU)
Ñôn vò ñieàu khieån chöông trình
1.2.Boán bus döõ lieäu 24 bit ñoäc laäp:
Bus döõ lieäu X (XDB)
Bus döõ lieäu Y (YDP)
Bus döõ lieäu chöông trình (PDB)
Bus döõ lieäu toaøn cuïc (GDB)
1.3.Ba bus ñòa chæ 16 bit ñoäc laäp:
Bus ñòa chæ X (XAB)
Bus ñòa chæ Y (YAB)
Bus ñòa chæ chöông trình (PAB)
1.4.Coång môû roäng boä nhôù (Port A)
1.5.Maïch moâ phoûng treân chip (OnCE)
1.6.Voøng khoùa pha (PLL)
2.Ñaëc ñieåm chính cuûa DSP56002:
40 trieäu leänh/giaây (MIPS) taïi taàn soá 80Mhz
240 trieäu pheùp xöû lí /giaây (MOPS) taïi taàn soá 80Mhz
Thöïc hieän leänh song song vôùi cheá ñoä ñònh ñòa chæ
Nhaân tích luõy song song 24x24 bit trong 1 chu kyø leänh (2 chu kyø xung clock)
Ñaët zero ôû moãi ñaàu doøng laëp DO
Caùc ngaét töï ñoäng trôû veà raát nhanh
Thieát keá CMOS tieâu thuï coâng suaát thaáp
Cheá ñoä treo(standby) tieâu thuï coâng suaát thaáp cho STOP vaø WAIT
II.VUØNG MÔÛ ROÄNG
Nhöõng boä phaäân chính trong vuøng môû roäng:
Ram chöông trình 512x24
2 Ram döõ lieäu 256x24
2 Rom döõ lieäu 256x24
Giao tieáp chuû ñoä roäng byte baèng phöông phaùp DMA
Coång giao tieáp noái tieáp ñoàng boä (SSI)
Coång giao tieáp noái tieáp baát ñoàng boä(SCI)
B.GIÔÙI THIEÄU DSP56002EVM
DSP56002EVM laø coâng cuï phaàn cöùng daønh cho vieäc thieát keá, söõa loãi vaø ñaùnh giaù heä thoáng caên baûn cuûa DSP56002. Bao goàm ba boä phaän quan troïng:
Maïch ñaùnh giaù DSP56002 chöùa boä xöû lí DSP56002, boä nhôù môû roäng off-chip, boä bieán ñoåi stereo A/D vaø D/A, maïch giao tieáp vaø ñieàu khieån, vaø nhieàu ñöôøng noái daønh cho truy xuaát ngoaøi.
Trình bieân dòch Motorola.
Cöûa soå giao dieän cuûa phaàn meàm debug EVM.
Phaàn meàm chaïy trong MS-DOS vaø noái lieàn vôùi EVM qua port noái tieáp RS-232. Ngöôøi söû duïng phaûi cung caáp nguoàn 7®9V AC vaø DC, 700mA vaø caùp RS-232 vôùi 9 bus döõ lieäu.
RS-232
MC68705
MCU
FLASH
EEPROM
32Kx24
SDRAM
DSP56002
STEREO
A/D-D/A
A/D –D/A
SSI
SCI
RS-232
OnCEPORT
MAÙY TÍNH
C.GIÔÙI THIEÄU TOÅNG QUAÙT CAÙC CHAÂN:
1.Caùc tín hieäu coång A:
Caùc tín hieäu coång A ñöôïc chia thaønh ba nhoùm chöùc naêng:
Bus ñòa chæ (A0-A15)
Bus döõ lieäu (D0-D23)
Bus ñieàu khieån. Caùc tín hieäu ñieàu khieån coù theå chia thaønh 3 nhoùm nhoû:
Ñieàu khieån ghi ñoïc (RD~/WR~).
Löïa choïn khoâng gian ñòa chæ (bao goàm choïn boä nhôù chöông trình PS~, choïn boä nhôù döõ lieäu DS~, choïn X/Y~).
Ñieàu khieån truy xuaát (BN~, BR~, BG~,WT~, BS~).
2.Ñieàu khieån cheá ñoä ngaét:
2.1 . Cheá ñoä A / Yeâu caàu ngaét ngoaøi A / Laáy laïi STOP:
Ñaàu vaøo naøy coù ba chöùc naêng. Noù laøm vieäc vôùi caùc chaân MODB vaø MODC ñeå choïn cheá ñoä hoaït ñoäng cuûa chip, noù nhaän moät yeâu caàu ngaét töø beân ngoaøi, noù baät boä phaùt xung nhip beân trong, khieán chip khoâi phuïc töø traïng thaùi xöû lí döøng.
2.2 . Choïn cheá ñoä B / Yeâu caàu ngaét ngoaøi B:
Chaân vaøo naøy laøm vieäc vôùi caùc chaân MODA vaø MODC ñeå choïn cheá ñoä hoaït ñoäng cuûa chip, noù nhaän moät yeâu caàu ngaét töø beân ngoaøi.
2.3 . Choïn cheá ñoä C / Yeâu caàu ngaét khoâng che:
Chaân naøy laøm vieäc vôùi caùc chaân MODA vaø MODB ñeå choïn cheá ñoä hoaït ñoäng cuûa chip, noù thu moät yeâu caàu ngaét töø beân ngoaøi.
2.4 . Reset (RESET):
Chaân vaøo Schmitt trigger ñöôïc duøng ñeå reset DSP56002. Khi reset ñöôïc taùc ñoäng DSP ñöôïc khôûi ñoäng vaø ñaët trong traïng thaùi reset. Khi chaân reset khoâng ñöôïc taùc ñoäng chip ghi traïng thaùi caùc chaân cheá ñoä (MODA, MODB, MODC ) vaøo thanh ghi cheá ñoä hoaït ñoäng cuûa chip.
3.Naêng löôïng vaø xung nhòp:
3.1 . Nguoàn ñieän (VCC) , ñaát (GND):
Coù 6 caëp chaân nguoàn vaø ñaát duøng cho caùc chöùc naêng: logic noäi, boä ñeäm ngoû ra bus ñòa chæ, döõ lieäu, coång B vaø C, Once, PLL, chaân CKOUT.
3.2 . Xung nhòp ngoaøi / Ñaàu vaøo tinh theå (EXTAL):
Ñaàu vaøo EXTAL giao tieáp boä dao ñoäng tinh theå beân ngoaøi hoaëc beân trong.
3.3 . Ñaàu ra tinh theå (XTAL):
Ñaàu ra naøy noái vôùi chaân ra cuûa boä dao ñoäng tinh theå beân trong vôùi moät tinh theå beân ngoaøi.
4.Giao tieáp chuû:
4.1 . Bus döõ lieäu chuû (H0-H7):
Bus döõ lieäu hai höôùng naøy truyeàn döõ lieäu giöõa boä giao tieáp chuû vaø DSP56002. Noù hoaït ñoäng nhö moät ngoû vaøo tröø khi chaân ñöôïc taùc ñoäng tích cöïc vaø HR/ ôû möùc cao khieán cho H0-H7 trôû thaønh ngoû ra vaø cho pheùp boä giao tieáp chuû ñoïc döõ lieäu DSP56002.
4.2 . Ñòa chæ chuû(HA0-HA2):
Caùc ñaàu vaøo naøy cung söï löïa choïn cho moãi thanh ghi giao tieáp chuû.
4.3 . Ñoïc / Vieát chuû:
Ñaàu vaøo naøy choïn höôùng truyeàn döõ lieäu ñoái vôùi moãi truy xuaát boä xöû lí chuû. Neáu HR/ laø cao vaø ñöôïc tích cöïc, H0-H7 laø caùc ñaàu ra. Neáu HR/ laø thaáp vaø ñöôïc coâng boá, H0-H7 laø caùc ñaàu vaøo.
4.4 . Chuû yeâu caàu (HREQ):
Tín hieäu ra cöïc maùng hôû naøy ñöôïc söû duïng bôûi giao tieáp chuû ñeå yeâu caàu phuïc vuï töø boä xöû lí chuû, boä ñieàu khieån DMA, hoaëc moät boä ñieàu khieån beân ngoaøi ñôn giaûn.
4.5 . Chuû chaáp nhaän (HACK):
Ñaàu vaøo naøy coù hai chöùc naêng . Noù cung caáp moät tín hieäu baét tay chuû chaáp nhaän cho vieäc truyeàn DMA vaø coù thu moät ngaét chuû chaáp nhaän töông thích vôùi boä xöû lí hoï MC68000
5.Giao tieáp truyeàn thoâng noái tieáp (SCI):
5.1 . Döõ lieäu thu(RXD):
Ñaàu vaøo naøy thu döõ lieäu höôùng byte vaø truyeàn döõ lieäu ñoù ñeán thanh ghi dòch thu SCI.
5.2 . Döõ lieäu phaùt(TXD):
Ñaàu ra naøy phaùt döõ lieäu noái tieáp töø thanh ghi dòch phaùt SCI.
5.3 . Xung nhòp noái tieáp (SCLK):
Chaân hai höôùng naøy cung caáp xung nhòp vaøo hoaëc ra töø nôi maø toác ñoä baud phaùt vaø/hoaëc thu ñöôïc laáy ra trong cheá ñoä baát ñoàng boä, vaø töø nôi maø döõ lieäu ñöôïc truyeàn trong cheá ñoäng boä.
6.Giao tieáp noái tieáp ñoàng boä(SSI):
6.1 . Xung nhòp noái tieáp 0 (SC0):
Chöùc naêng chaân hai höôùng naøy ñöôïc xaùc ñònh bôûi vieäc SCLK ôû cheá ñoä ñoàng boä. ÔÛ cheá ñoä ñoàng boä, chaân naøy ñöôïc söû duïng cho côø noái tieáp nhaän. Trong cheá ñoä baát ñoàng boä, chaân naøy thu xung nhòp xuaát nhaäp .
6.2 . Ñieàu khieån noái tieáp 1 (SC1):
SSI söû duïng chaân hai höôùng naøy ñeå ñieàu khieån côø hoaëc söï ñoàng boä khung.
6.3 . Ñieàu khieån noái tieáp 2 (SC2):
SSI söû duïng chaân hai höôùng naøy ñeå ñieàu khieån söï ñoàng boä khung.
6.4 . Xung nhòp noái tieáp SSI (SCK):
Chaân hai höôùng naøy cung caáp xung nhòp toác ñoä bit noái tieáp cho SSI chæ khi coù moät xung nhòp ñang ñöôïc söû duïng.
6.5 . Döõ lieäu thu SSI (SRD):
Chaân vaøo naøy thu döõ lieäu noái tieáp vaøo thanh ghi dòch thu SSI .
6.6 . Döõ lieäu phaùt SSI(STD):
Chaân ra naøy phaùt döõ lieäu noái tieáp töø thanh ghi dòch phaùt SSI .
7.Caùc chaân moâ phoûng treân chip:
7.1 . Ñaàu vaøo noái tieáp gôõ roái / Traïng thaùi chip 0 (DSI/OS0):
Döõ lieäu noái tieáp hoaëc leänh ñöôïc cung caáp töø boä ñieàu khieån Once qua chaân DSI/OS0 khi noù laø moät ñaàu vaøo, khi chaân DSI/OS0 laø ñaàu ra noù laøm vieäc vôùi chaân OS1 ñeå cung caáp thoâng tin traïng thaùi chip.
7.2 . Xung nhòp noái tieáp gôõ roái / traïng thaùi chip 1 (DSCK/OS1):
Chaân DSCK/OS1 cung caáp xung nhòp noái tieáp ñeán Once khi noù laø moät ñaàu vaøo. Khi laø moät ñaàu ra, cuøng vôùi chaân OS0 chuùng cung caáp thoâng tin traïng thaùi chip.
7.3 . Ñaàu ra noái tieáp gôõ roái (DS0):
DSP ñoïc döõ lieäu noái tieáp töø Once thoâng qua chaân ra DS0 khi ñöôïc chæ ñònh bôûi leänh sau cuøng thu töø boä ñieàu khieån leänh beân ngoaøi.
7.4 . Ñaàu vaøo yeâu caàu gôõ roái (DR):
Ñaàu vaøo naøy cho pheùp ngöôøi söû duïng vaøo cheá ñoä gôõ roái töø boä ñieàu khieån leänh beân ngoaøi .
8.Caùc chaân cuûa PLL:
8.1 . Nguoàn maïch PLL töông töï (PVCC):
Ñaàu caáp nguoàn VCC naøy daønh rieâng cho heä thoáng PLL.
8.2 . Ñaát cho maïch PLL (PGND):
Ñaàu GND naøy daønh rieâng cho heä thoáng PLL.
8.3 . Nguoàn CKOUT (CLVCC):
Ñaàu vaøo naøy hoaït ñoäng nhö VCC cho ngoõ ra CKOUT.
8.4 . Ñaát CKOUT (CLGND):
Ñaàu vaøo naøy hoaït ñoäng nhö GND ñoái vôùi ngoõ ra CKOUT.
8.5 . Tuï loïc PLL (PCAP):
Ñaàu naøy duøng ñeå noái vôùi tuï beân ngoaøi caàn cho boä loïc PLL.
8.6 . Xung nhòp ra (CKOUT):
Chaân naøy cung caáp xung nhòp ra chu kì laøm vieäc baèng 50% ñoàng boä vôùi xung nhòp beân trong boä xöû lí khi PLL ñöôïc cho pheùp vaø ôû traïng thaùi khoùa.
8.7 . Ñieàu khieån phaân cöïc CKOUT(CKP):
Chaân vaøo naøy ñònh nghóa söï phaân cöïc cuûa ñaàu ra xung nhòp CKOUT.
8.8 . Ñaàu vaøo khôûi ñoäng PLL(PINIT):
Trong suoát thôøi gian Reset phaàn cöùng hoaït ñoäng vaø naïp giaù trò chaân PINIT vaøo bit PEN cuûa thanh ghi ñieàu khieån PLL.
8.9 . Khoùa taàn soá vaø pha(PLOCK):
Ñaàu ra PLOCK ñöôïc phaùt sinh töø boä phaùt hieän pha, khi PLL khoùa caùc taàn soá vaø pha rieâng cuûa EXTAL.
9.Chaân boä ñeám thôøi gian/söï kieän:
Chaân hai höôùng naøy cung caáp söï giao keát vôùi khoái boä ñeám thôøi gian /söï kieän. Khi chaân TIO ñöôïc söû duïng nhö ñaàu vaøo, khoái coù chöùc naêng nhö moät boä ñeám söï kieän beân ngoaøi hoaëc noù ño ñoä roäng xung/chu kì tín hieäu beân ngoaøi. Khi TIO ñöôïc söû duïng nhö ñaàu ra, khoái coù chöùc naêng nhö moät boä ñinh thôøi vaø tín hieäu treân chaân TIO laø xung nhòp ñònh thôøi.
Thesis.rar
