Mạch đếm thuận ngịch và mạch đồng hồ

TRƯỜNG ĐẠI HỌC CƠNG NGHỆ THƠNG TIN KHOA MẠNG MÁY TÍNH & TRUYỀN THƠNG MẠNG MÁY TÍNH 04 BÁO CÁO ĐỒ ÁN MƠN HỌC ĐTTCNTT GV HƯỚNG DẪN: NGƠ HÁN CHIÊU Nhĩm 7: Trần Ngọc Dũng 09520040 Hồ Trần Bắc An 09520001 Nguyễn Hồng Anh 09520007 Nguyễn Trần Anh Dũng 09520043 Huỳnh Vũ Phương Hồng 09520095 MẠCH ĐẾM THUẬN NGỊCH VÀ MẠCH ĐỒNG HỒ Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 2 Mục Lục LỜI GIỚI THIỆU ...................................................................................................................... 3 Phần I: Cơ sở lý thuyết liên quan ............................................................................................... 4 I. Flip Flop .......................................................................................................................... 4 II. Hệ chuyển mã ................................................................................................................. 4 III. Hệ mã hố và giải mã: ................................................................................................. 5 IV. Hệ tuần tự( hệ đếm) ..................................................................................................... 7 Phần II. Thiết kế mạch ............................................................................................................... 9 I. Mạch đồng hồ ................................................................................................................. 9 II. Mạch đếm thuận ngịch 3591 ..................................................................................... 15 Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 3 LỜI GIỚI THIỆU Lời đầu tiên, em xin gửi lời cám ơn chân thành đến thầy Ngơ Hán Chiêu người đã truyền thụ cho chúng em những nguồn kiến thức quý giá về mơn Điện tử số và cũng đồng thời cám ơn quý thầy cơ cùng các bạn đã phần nào giúp đỡ bọn mình hồn thành báo cáo này. Flip flop là một trong những linh kiện phổ biến hiện nay. Cĩ nhiều loại flip flop khác nhau, chúng được ứng dụng rộng rãi trong ngành kỹ thuật điện tử. tiêu biểu là ứng dụng trong mạch đếm. Bởi vậy, sau đây chúng em xin dùng IC đếm 74LS90( tích hợp flip flop) để thích kế mạch đồng hồ và cũng đồng thời thiết kế mạch đếm thuận nghịch 3591 sử dụng flip flop JK để làm rõ cơ chế hoạt động cũng như ứng dụng của nĩ trong mạch đếm nĩi riêng và mạch điện tử số nĩi chung. Trong đề tài cĩ nhiều sự thiếu sĩt khơng tránh khỏi rất mong sự gĩp ý của thầy và các bạn để đề tài được hồn thiện hơn. Người thực hiện Ngọc Dũng-Hồng Anh-Bắc An Anh Dũng- Phương Hồng Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 4 Phần I: Cơ sở lý thuyết liên quan I. Flip Flop 1. Khái niệm Flip Flop được cấu tạo từ các cổng logic, cĩ thể nĩi FF là tổ hợp các cổng logic hoạt động theo một quy luật định trước. FF bao gồm:  Chân nhận xung đồng hồ, xung nhịp, xung clock (Ck).  Hai ngõ ra dữ liệu (data) là Q và ̅ .  Cĩ 1 hoặc 2 ngõ chức năng quy định hoạt động của FF: S, R, D, J,K.  Ngồi ra FF cịn cĩ hai chân: Clr ( clear) và chân Pre ( reset). Khi tác động vào chân Clr sẽ xố FF làm Q = 0, ̅ = 1. Khi tác động vào chân Pre sẽ đặt FF làm Q = 1, ̅= 0. 2. Hoạt động của flip flop Khi nhận một xong clock tại chân Ck, FF sẽ thay đổi trạng thái một lần. Trạng thái mới sẽ tuỳ thuộc vào mức logiccủa các chân chức năng, và tuỳ thuộc theo bảng sự thật của mỗi loại FF. 3. Phân loại FF: Theo chức năng: cĩ 4 loại: SK- FF, D- FF, T- FF, JK- FF. Theo trạng thái tác động của xung clock: cĩ 5 loại:  FF tác động mức 0.  FF tác động mức 1.  FF tác động cạnh lên.  FF tác động cạnh xuống.  FF tác động chủ tớ. II. Hệ chuyển mã 1. Số BCD: ( Binary Code Decimal). Được tạo nên khi ta mã hố mỗi đecac của một số thập phân dưới dạng một số nhị phân 4 bit. Lưu ý: các phép cộng và trừ số BCD được thực hiện giống như số nhị phân. Tuy nhiên nếu phép tính cĩ nhớ thì sau khi được kết quả ta phải hiệu đính bằng cách trừ cho 10(D) hay cộng 6(D). Thơng thường sau mỗi lệnh cộng hoặc trừ số BCD ta kèm theo lệnh hiệu đính. 2. Hệ chuyển từ mã nhị phân sang mã BCD: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 5 In (BCD) Thập phân A B C D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 III. Hệ mã hố và giải mã: 1. Hệ mã hố: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 6 *Bảng chân trị 0 1 2 3 4 5 6 7 8 9 D C B A 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 * Phương trình logic: D = 8 + 9 C = 4 + 5 + 6 + 7 B = 2 + 3 + 6 + 7 A = 1 + 3 + 5 + 7 + 9 * Sơ đồ mạch logic: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 7 3. Hệ giải mã: Xây dựng hệ giải mã cho led 7 đoạn anode chung. * Bảng sự thật: In (BCD) Out (Mã 7 đoạn) A B C D g f e d c b a 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 0 1 0 X X X X X X X 1 0 1 1 X X X X X X X 1 1 0 0 X X X X X X X 1 1 0 1 X X X X X X X 1 1 1 0 X X X X X X X 1 1 1 1 X X X X X X X IV. Hệ tuần tự( hệ đếm) 1. Khái niệm Hệ đếm nối tiếp: xung đếm chỉ đưa vào một FF. Hệ đếm song song: xung đếm được đưa vào tất cả các phần tử đếm. Để thành lập một hệ đếm ta sử dụng JK- FF. Nếu cĩ nFF thì thành lập được hệ đếm cĩ dung lượng tối đa là 2n. VD: 2FF thành lập hệ đếm 4. 3FF thành lập hệ dếm 8. 4FF thành lập hệ đếm 16. Hệ đếm: đếm nối tiếp, đếm song song. 2. Hệ đếm bất kỳ: Gọi N là số trạng thái của 1 hệ đếm bất kỳ n là số bit đếm. Ta cĩ : 2 n-1 < N < 2 n . Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 8 Ví dụ: thành lập hệ đếm 6_đếm lên. Ta cĩ: 2 2 <6<2 3 sử dụng 3 FF. Bảng Trạng Thái: Số Q3 Q2 Q1 1 0 0 0 2 0 0 1 3 0 1 0 4 0 1 1 5 1 0 0 1 0 1 3. Ghép các hệ đếm: Nếu cĩ hai hệ đếm N & M, ta cĩ thể ghép nối tiếp thành hệ đếm cĩ hung lượng N*M trạng thái. * Nguyên tắc ghép:  đặt xung clock vào bộ đếm M.  Lấy tín hiệu từ bit cĩ trọng số cao nhất của bộ đếm M làm xung clock cho bộ đếm N. VD: Hệ đếm 10 ghép với hệ đếm 6 thành hệ đếm 60. Xố bit nhớ về 000 Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 9 Phần II. Thiết kế mạch I. Mạch đồng hồ 1. Sơ đồ khối * Nhiệm vụ các khối:  Khối tạo xung: tạo xung vuơng với tần số 1Hz.  Khối đếm: là các FF nhận xung dao động để xử lý đưa ra tín hiệu mã hố BCD.  Khối giải mã: giải mã BCD để đưa ra khối hiển thị.  Khối hiển thị: hiển thị tín hiệu sau giải mã. 2. Khối tạo xung Bộ tạo xung là thành phần quan trọng nhất của mạch. Đặc biệt là đối với bộ đếm, nĩ quyết định các trạng thái ngõ ra của bộ đếm Cĩ rất nhiều mạch dùng tạo dao động, nhưng thơng dụng nhất vẫn là mạch dao động dùng IC 555 a. IC NE555 Đây là loại IC tạo xung vuơng khá là phổ biến nĩ được ứng dụng nhiều trên các mạch điện tử. Đối với bài này là nĩ chỉ cĩ nhiệm vụ tạo xung vuơng với tần số f = 1HZ. Đây là hình dạng và sơ đồ chân của IC 555: Sơ đồ chân như sau : Chân 1: Nối GND. Chân 2: Trigger Input ( ngõ vào xung ). Chân 3: Output ( ngõ ra). Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 10 Chân 4: Reset (đặt lại). Chân 5: Control Voltage (điện áp điều khiển). Chân 6: Threshold (thềm- ngưỡng). Chân 7: Discharge ( xả điện). Chân 8: Nối Vcc. Cơng thức tính tần số dao động của IC:(Nhìn hình vẽ trên) f = 1/( ln2.C1.(R3 + R4) b. Mạch tạo xung *sơ đồ mạch 3. Khối đếm *IC 74LS90 Con TTL này cũng khá quen thuộc nĩ là con đếm mã nhị phân chia 10 mã hĩa ra BCD. Cứ mỗi 1 xung vào thì nĩ đếm tiến lên 1 và được mã hĩa ra 4 chân. Khi đếm đến 10 tự nĩ sẽ reset và quay trở về ban đầu. 2 thơng số quan trọng để thiết kế mạch đếm này là: Bảng chân trị mã hĩa ra BCD và điều kiện để Reset (Trở về trạng thái ban đầu) + Bảng chân trị mã hĩa ra BCD Khi sản xuất ra con này nhà sản xuất đã cung cấp cho chúng ta bảng mã hĩa của con này do đĩ mà mình khơng thể tạo ra bảng mã này được. Sau đây là bảng mã của nĩ được lấy từ datasheet: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 11 Trong bảng chân lý trên nĩ cĩ 1 chú ý và chú ý này vơ cùng quan trọng là : Đầu ra của Q0 được nối với đầu vào của CP1. + Mức Reset cho 74LS90. Nĩ cĩ 4 chân Reset dùng để reset hệ thống với các chân : MR1, MR2, MS1, MS2. Đưa các mức thích hợp vào các chân này thì nĩ sẽ tự động Reset. Sau đây là bảng mức Reset 4. Khối giải mã *IC 74LS74 Mạch giải mã là mạch cĩ chức năng ngược lại với mạch mã hố. Mục đích sử dụng phổ biến nhất của mạch giải mã là làm sáng tỏ các đ n để hiển thị kết quả ở Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 12 dạng chữ số. Do cĩ nhiều loại đ n hiển thị và cĩ nhiều loại mã số khác nhau nên cĩ nhiều mạch giải mã khác nhau. Ví dụ: giải mã 4 đường thành 10 đường, giải mã BCD sang thập phân IC74LS74 là loại IC giải mã BCD sang led 7 đoạn. Mạch giải mã BCD sang led 7 đoạn là mạch giải mã phức tạp vì mạch phải cho nhiều ngõ ra lên cao hoặc xuống thấp ( tuy vào loại đ n led là anod chung hay catod chung) để làm các đ n cần thiết sáng nên các số hay kí tự. IC 74LS74 là loại IC tác động ở mức thấp cĩ ngõ ra cực thu để hở và khả năng nhận d ng đủ cao để thúc trực tiếp các đ n led 7 đoạn loại anod chung. *Hình dạng và sơ đồ chân  Chân 1, 2, 6, 7: Chân dử liệu BCD vào dữ liệu này được lấy từ IC đếm.  Chân 9, 10, 11, 12, 13, 14, 15: Các chân ra tác động mức thấp (0) và được nối với LED 7.  Chân 8: Chân nối GND.  Chân 16: Chân nối Vcc = 5V.  Chân 4: Chân này khơng cần biết theo datasheet thì cho nĩ lên Vcc  Chân 5: Ngõ vào xố dợn sĩng RBI được để khơng hay nối lên cao khi khơng được dùng để xố số 0( số 0 ở trước số cĩ nghĩa hay số 0 thừa bên trái dấu chấm thập phân).  Chân 3: Chân này cũng thế cho nĩ lên Vcc = 5V Bảng chân lý các giá trị Input/Output của 74LS47 Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 13 Nhìn trên bảng chân lý trên ta thấy với 4 đầu vào sau khi giải mã nĩ cho ra 15 giá trị của mã LED 7 vạch và hiện thị được lên LED 7 vạch. Sự hoạt động của mạch được thể hiện ở bảng chân lý, trong đĩ đối với các ngõ ra H là tắt và L là sáng, nghĩa là nếu 74LS47 thúc đ n led 7 đoạn thì các đoạn a, b, c, d, e, f, g của đ n sẽ sáng hay tắt tuỳ vào ngõ ra tương ứng của 74LS47 là L hay H nên do đĩ ta phải dùng LED anot chung! 5. Khối hiển thị Hiển thị dùng led 7 đoạn loại anod chung do đầu ra của IC 74LS74 cĩ mức tích cực là cực 0( mức thấp). Ở loại anod chung ( anod của đ n được nối lên +5V, đoạn nào sang ta nĩi đầu catod của đoạn đĩ xuống mức thấp. Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 14 6. Mạch nguyên lý Khối 1: mạch tạo xung 1 giây. Khối 2: mạch đếm giây Khối 3: mạch đếm phút Khối 4: mạch đếm giờ Khối 5: mạch giải mã Khối 6: led hiển thị giờ : phút *nguyên lý hoạt động của mạch Xung kích được tạo ra từ 555 và xung này được đưa tới chân 14 của 74ls90 . Ngõ ra xung của (Q0,Q1,Q2,Q3) được đưa đến ngõ vào của IC giải mã 74Ls47 + Đối với 2 IC đếm giây (IC1 và IC2) . Xung được cấp cho IC1, IC 1 này nĩ đếm giá Nối với +5V Nối với đầu ra đã được giải mã( IC 74LS74 2 3 4 5 6 1 Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 15 trị của 9 xung sau khi đếm hết giá trị của 9 xung và nĩ cấp cho IC 2 một xung đếm. Khi đĩ IC1 đếm về 0 và IC 2 đếm 1 tức là được giá trị là 10. Khi đĩ IC 1 vẫn đếm từ 0 đến 9 và cấp tiếp tục cho IC . Khi IC2 đếm đến 5 và sang 6 thì cả hai IC 1 và 2 bị Reset hồn tồn trở về 0. Lúc đĩ nĩ cấp cho IC đếm phút 1 xung. + IC đếm phút (IC3 và IC4): Khi IC3 nhận được từ IC2 nĩ lại bắt đầu đếm như IC đếm giây tời giá trị là 59. Nhưng mà IC đếm giây đếm được 59 thì IC đếm phút mới đếm được 1.Khi IC3 và IC4 đếm được đến 59 thì tại lúc này cả IC đếm giây cũng đến 59 thì tất cả 4 IC này bị Reset tất cả về 0. Và IC 3 cấp cho IC 5 của IC đếm giờ 1 xung. +IC đếm giờ : (IC5 và IC6): Nhận xung từ IC 4.IC 5 được nhận xung từ IC 4 và bắt đầu cũng đếm giá trị Reset của giây và phút. IC 5 đếm đến 9 thì cấp xung cho IC 9 đếm và IC 6 chỉ đếm tới 2 và IC 5 chỉ đếm tới 3 nên tại thời điểm sang 24 tất cả các IC đếm reset về O hết. II. Mạch đếm thuận ngịch 3591 1. Sơ đồ khối 2. Sơ đồ mạch Mạch điều khiển đếm lên/xuống 359-1 Mạch đếm hàng đơn vị Mạch giải mã IC 74SL74 Hiển thị led 7 đoạn Mạch đếm hàng chục Mạch giải mã IC 74SL74 Hiển thị led 7 đoạn Mạch đếm hàng trăm Mạch giải mã IC 74SL74 Hiển thị led 7 đoạn Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 16 Các linh kiện được sử dụng trong mạch: 1. Flip Flop JK 2. Cổng AND 2 đầu vào (7408) 3. Cổng NOT (7414) 4. Cổng OR 2 đầu vào (7432) 5. IC giải mã hiển thị LED 7 đoạn Anode chung (74247) 6. Led 7 đoạn anod chung. Mạch gồm các phần: 1. Mạch đếm đồng bộ. 2. Khởi tạo giá trị 359. 3. Bẩy giá trị f(hex) đưa về số 9(mạch đếm xuống) và giá trị A(hexa) đưa về số 0 (mạch đếm lên). 4. Bẫy số 0 để kích hoạt mạch đếm lên và bẫy số 359 để kích hoạt mạch đếm xuống. 5. Bẫy đưa về số 9 (mod 10). 6. Giải mã hiển thị Led 7 đoạn Anode chung (Dùng IC 74247). 7. Tắt số 0 vơ nghĩa. Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 17 8. Hiển thị (gồm 3 LED). 3. Mạch nguyên lý a. Mạch đếm đồng bộ: 4 Flip Flop cĩ chung 1 dùng chung 1 clock tồn mạch. của mỗi FlipFlop dùng để xuất ra giá trị cho mạch hiển thị. Q của mỗi FlipFlop dùng để tính tốn giá trị tiếp theo cho mạch đếm. Bảng giá trị: (mod 10 với trạng thái ban đầu là Q! 3 = 1, Q! 2=0, Q! 1=0, Q! 0=1) Clock pulse Q! 3 Q! 2 Q! 1 Q! 0 _ 1 0 0 1 0 1 0 0 0 1 0 1 1 1 2 0 1 1 0 3 0 1 0 1 4 0 1 0 0 5 0 0 1 1 6 0 0 1 0 7 0 0 0 1 8 0 0 0 0 Hết 1 chu kỳ đếm từ 9 đến 0, mạch bẫy sẽ đưa mạch đếm về giá trị 9 9 1 0 0 1 b. Mạch khởi tạo giá trị 359 FFJK này sử dụng chung clock với clock mạch đếm ngược đồng bộ. Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 18 i. Lợi dụng giá trị ban đầu của FFJK là Q! = 1 và dựa vào bảng trạng thái của flipflop jk set giá trị logic ban đầu cho Q và Q! các Flip Flop JK trong mạch đếm. Clock 0 bật lên: SET = 1, RESET = 0 (do SET được nối với clock và RESET được nối với mạch bẫy 000)  Q = 1 và Q! = 0  Mạch khởi tạo khơng c n tác dụng gán giá trị ban đầu, mạch đếm ngược đồng bộ được kích hoạt (Bắt đầu từ clock 1 mạch đếm xuống). ii. Mạch khởi tạo giữ giá trị Q=1 và Q! = 0 (SET = 1 và RESET = 0  Q luơn là 1 khơng cần quan tâm clock hay đầu vào JK) Bảng giá trị: Clock SET RESET Q Q! _ 0 0 0 1 0 1 0 1 0 1 1 0 1 0 iii. Khi mạch đếm đếm đến số 0 (clock tồn mạch = 1), mạch bẫy (số 0 để đưa về số 359) được kích hoạt (trả về cho mạch khởi tạo RESET = 1) FlipFlop khởi tạo (giá trị 359) cĩ: Clock(bật số 0)=SET=1 và RESET = 1  Q=1và Q!=1 (bất kể clock và đầu vào JK) Do Q!=1 nên mạch khởi tạo được kích hoạt set giá trị 359 cho mạch đếmMạch bẫy (số 0 để đưa về số 359) bị mất tác dụng và trả về RESET = 0 cho flipflop khởi tạo (giá trị 359)  RESET = 0 trong khi clock tồn mạch (bật số 0) vẫn đang ở trạng thái cao nên SET = 1  Q = 1 và Q! = 0, mạch khởi tạo khơng c n tác dụng và giữ giá trị Q = 1 và Q! = 0 cho đến chu kỳ mới. Bảng trạng thái của Flip Flop JK: Set giá trị 359 cho từng mạch đếm cụ thể: Mạch đếm đơn vị: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 19 FF0: RESET = 1, SET = 0 Q! = 1 FF1: RESET = 0, SET = 1 Q! = 0 FF2: RESET = 0, SET = 1 Q! = 0 FF3: RESET = 1, SET = 0 Q! = 1 Số hiển thị 9. Mạch đếm hàng chục: FF0: RESET = 1, SET = 0 Q! = 1 FF1: RESET = 0, SET = 1 Q! = 0 FF2: RESET = 1, SET = 0 Q! = 1 FF3: RESET = 0, SET = 1 Q! = 0 Số hiển thị 5. Mạch đếm hàng trăm: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 20 FF0: RESET = 1, SET = 0 Q! = 1 FF1: RESET = 1, SET = 0 Q! = 1 FF2: RESET = 0, SET = 1 Q! = 0 FF3: RESET = 0, SET = 1 Q! = 0 Số hiển thị 3. c. Bẫy số 0 để kích hoạt mạch đếm lên và bẫy số 359 để kích hoạt mạch đếm xuống  Bẫy số 0 Để bẫy số 0 trên mạch đếm (cụ thể là bắt 3 số 0 của 3 mạch đếm trăm, chục và đơn vị) mạch này sử dụng các cổng OR cĩ đầu vào tương ứng với các đầu ra Q! ở tất cả các FlipFlop của mạch đếm. Khi mạch đếm đếm đến 0 thì tất cả đầu vào của các cổng OR ở mạch bẫy này sẽ ở trạng thái thấp (logic 0) do đĩ đầu ra của tất cả các cổng OR ở trạng thái thấp (logic 0) và đi qua cổng NOT để trả về logic 1 cho đầu cổng AND và cổng AND kết hợp đầu vào !Q=1 tạo một xung CLOCK vào flipflop điều khiển chiều mạch đếm. lúc này Q=1 và Q!=0 như vậy đầu ra của các mạch đếm lên.  Bẫy số 359 Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 21 ta bẫy các trị bit của các số ở hàng đơn vị hàng chục và hàng trăm. Khi đến 359 thì đầu ra của các cổng AND nhận mức logic = 1 và giá trị này được truyền vào cổng RESET của flip flop điều khiển chiều mạch đếm lúc này giá trị của Q và Q! của flip flop được reset tức là Q=0 và Q!= 1  mạch đếm xuống Mạch khởi tạo giá trị 359 cho mạch đếm và bắt đầu 1 chu kỳ mới cho tồn bộ mạch. d. Bẫy đưa về sơ 9 ( mod 10) Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 22 Mạch bẫy này dùng để đưa từ 0 về 9 (đếm ngược) của hàng đếm đơn vị và chục (thực chất là bẫy giá trị F tương ứng 4 bit đầu ra Q! 0Q! 3 là 1111). Mạch bẫy này gồm 2 phần nhỏ: - Phần bẫy số F của từng mạch đếm hàng chục và đơn vị (gồm các cồng AND) - Phần set giá trị số 9 cho mạch mạch nào được bẫy (gồm các FlipFlop dùng chung clock tồn mạch) Hoạt động của các FlipFlop trong mạch bẫy này tương tự như mạch khởi tạo giá trị ban đầu (giá trị 359) nên mạch này c n gọi là mạch set giá trị số 9 cho mạch đếm hàng chục và đơn vị. Khi phần bẫy số F được kích hoạt sẽ trả về cho đầu vào RESET = 1 cho các FlipFlop của phần set giá trị số 9 cho mạch được bẫy, hoạt động tiếp theo tương tự như mạch khởi tạo. Đặc biệt ở mạch này, khi set giá trị số 9 cho mạch được bẫy sẽ đồng thời kích clock đầu vào của mạch ở hàng kế tiếp đều bằng ngõ ra Q! của Flipflop (mạch đơn vị được bẫy sẽ kích clock lên ở trạng thái cao của mạch hàng chục và tương tự) để mạch ở hàng này đếm xuống 1 giá trị. e. Tắt số 0 vơ nghĩa Ý nghĩa của mạch: Làm cho LED khơng hiển thị số 0 vơ nghĩa ở hàng trăm và chục khi giá trị đếm chỉ cịn 2 hay 1 con số. (vd: 08888, 0088) Mạch hoạt động như sau: Mạch đồng hồ và mạch đếm thuận nghịch Báo cáo điện tử trong công nghệ thông tin nhóm 7 23 Dựa vào bảng trạng thái của IC giải mã 74247 ta tìm được chân tắt mở hoạt động của IC 74247 là chân BI/RBO (chân này ở trạng thái High mạch hoạt động và ngược lại) Mạch này gồm các cổng OR hoạt động tương tự như mạch bẫy trong trường hợp này là bẫy số 0. 4 đầu ra Q! của từng mạch đếm con (trăm-chục-đơn vị) đều cĩ các cổng OR bẫy số 0. Khi đầu vào của các cổng OR này đều ở mức thấp (tức số 0) thì sẽ trả về đầu ra là mức thấp cho chân BI/RBO của IC 74247 để tắt IC này do đĩ Led khơng hiển thị số 0. Các mạch bẫy của từng mạch đếm con cĩ sự kết hợp với nhau bằng các cổng OR để tránh trường hợp hàng chục hay hàng đơn vị đếm đến số 0 thì Led khơng hiển thị trong khi hàng trăm hay chục vẫn cịn sáng (do chưa đếm tới 0) (vd: 210 mà chỉ hiển thị 21, 208 thành 28) Bảng trạng thái của IC 74247: f. Giải mã và hiển thị (như đã trình bày ở mạch đồng hồ)