Thiết kế mạch tích hợp

Dãy khuếch đại khác nhau hoàn toàn bao gồm 3 giai đoạn, và đã được lập trình tương tự, mà có thể thay đổi giữa 312.5 và 20’000. Các giai đoạn được kết nói thông qua bộ lọc thông cao để loại bỏ. Những điện áp DC không mong muốn. sau khi giải điều chế, thì tín hiệu bộ lọc thông thấp là 8kHz. Độ nhạy trục X và Y có thể lập trình giữa 0.9 và 58 LSB/µT, trong khi độ nhạy trục Z nhỏ hơn khoảng 8 lần do thiếu lợi ích của IMC. 4.3 Chuyển đổi A/D ADC sử dụng một kỹ thuật bao gồm phần mở rộng [6], mà là sự pha trộn của tổng điều chế với độ phân giải cao. Nhưng tốc độ tương đối th

pdf17 trang | Chia sẻ: lvcdongnoi | Ngày: 04/04/2015 | Lượt xem: 1433 | Lượt tải: 0download
Bạn đang xem nội dung tài liệu Thiết kế mạch tích hợp, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn MỤC LỤC 1. Giới thiệu ......................................................................................................... 2 2. Cấu tạo la bàn ................................................................................................. 3 3. Ngõ vào nam châm ........................................................................................ 3 3.1: Bản thiết kế IMC ....................................................................................... 4 3.2: Nguyên tắc hoạt động của IMC ................................................................ 5 3.3: Quy trình công nghệ của IMC .................................................................. 7 3.4: Loại bỏ thông tin không cần thiết ............................................................. 9 4. Đầu vào tín hiệu tương tự .................................................................................. 9 4.1: Hoạt động dòng điện xoay vòng ............................................................... 9 4.2: Chuỗi khuếch đại .................................................................................... 11 4.3: Chuyển đổi A/D ...................................................................................... 11 4.4: Chip vi điều khiển .................................................................................. 12 5. Thực hiện trong 0.35um CMOS ...................................................................... 13 6. Số đo ............................................................................................................... 15 7. Kết Luận .......................................................................................................... 17 8. Tài liệu tham khảo ........................................................................................... 17 Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn CMOS ĐƠN – CHIP LA BÀN ĐIỆN TỬ DÙNG VI ĐIỀU KHIỂN Chúng tôi trình bày một CMOS đơn - Chip cảm biến la bàn điện tử bao gồm cả xử lý tín hiệu kỷ thuật số cho chính xác tiêu đề tính toán mà tiếp nối trình bày một tác phẩm. Tại hội nghị quốc tế về mạch điện ở trạng thái rắn (ISSCC) 2007 Tại San Francisco Mỹ. Một phần những thiết bị tương tự bao gồm Hall dựa trên ba bộ chuyển đổi với từ trường tích hợp. Từ trường tập trung nơi đó hoạt động bị ảnh hưởng do bộ khuếch đại từ trường chuỗi bộ khuếch đại tương tự tính năng tăng lên đến 20’000. Một cách chính xác 12 - bit mở rộng bao gồm bộ chuyển đổi khuếch đại ADC các tín hiệu khuếch đại từ trường vào trong lĩnh vực kỹ thuật số nơi một vi điều khiển 16 – bit tính toán các mục thông tin và kết quả đầu ra thông qua một giao diện SPI các La Bàn cảm biến được thực hiện trong 0.35um công nghệ CMOS điện áp thấp cộng với hàng Loạt bước xử lý đơn giản để lắng đọng một lớp kim loại có kích thước như đinh ốc nhỏ gọn của 2,3 mm x 2,8 mm cho phép đóng gói theo chuẩn 4 mm x 5mm x 1mm bề mặt đóng gói nhựa phải gắn kết. Độ phân giải là tốt hơn so 0,5 độ và độ chính xác tốt hơn so với +/-2 độ. 1. Giới thiệu CMOS tích hợp các thiết bị Hall cũng được biết đến như yếu tố bộ chuyển đổi vị trí cảm biến của một nam châm từ trường là mục tiêu hoặc để đo dòng điện. Họ CMOS hoàn toàn tương thích, kích thước nhỏ và kiểu cong đầu ra của điện áp. Một vài mV khi một mật độ dòng vài 10mT được áp dụng . Cầu vốn có của họ bù đắp là cũng khoảng vài mV và có thể có hiệu quả máy trệt bởi các phương pháp quay dòng. trong đó tín hiệu và bù lại được tách ra trong lĩnh vực tần số đối với các đo lương trực tiếp thì từ trường rất thấp mật độ trong phạm vi micro – tesla chỉ có các thiết bị Hall rời rạc trong các chất bán dẫn hợp chất cao tính di động như InSb đã được sử dụng cho đến nay . CMOS Hall chức năng độ nhạy của thiết bị tương đối thấp thường từ 10uV/Gauss, mà đưa ra một biên độ tín hiệu chỉ 2uV trong lĩnh vực đất từ 20uT. Trong trường hợp này , để có được một tỷ lệ tín hiệu nhiễu từ 40dB trong một thời gian tích hợp khoảng một vài phần nghìn giây , tín hiệu phải được khuếch đại mà không có thêm tiếng ồn. Điều này có thể đạt được thông qua một bộ khuếch đại từ tính thụ động được thực hiện chất Silicon mỏng lên bề mặt lớp kim loại. Chúng ta vừa trình bày trang này một CMOS đơn – chip la bàn điện tử mà bao gồm tất cả xử lý tín hiệu kỷ thuật số cần thiết cho loại tính toán chính xác cảm biến được thực hiện trong một công nghệ 0,35um CMOS điện áp thấp với tập trung nam châm tích hợp (IMC) từ quá trình [3, 4]. The IMC Quá trình gần đây hoàn toàn đủ điều kiện máy móc tự động cho một sản phẩm khác, nơi đó được sử dụng để sản xuất khối lượng. Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn 2. Cấu tạo La Bàn Một phần của thiết bị tương tự bao gồm một bộ chuyển đổi ba trục từ tường dựa trên các yếu tố cơ bản Hall và khuếch đại một chuỗi tương tự. A 13-bit ADC chuyển đổi các tín hiệu khuếch đại vào trong lĩnh vực kỹ thuật số, một vi điều khiển 16-Bit. Tính toán các mục thông tin và kết quả đầu ra thông qua một giao diện nối tiếp sơ đồ khối trong hình 1chỉ cấu tạo và tín hiệu bên trong mạch. Hình 1. Sơ đồ khối của La Bàn điện tử 3. Ngõ vào nam châm Ba trục từ bộ chuyển đổi từ trường là cơ bản dựa trên sự kết hợp thiết bị CMOS Hall và cấu trúc trên bề mặt lớp kim loại có chất silicon. Các yếu tố Hall được thực hiện bó chặt n – cùng với hình học chữ thập, và có một khu vực hoạt động khoảng 15 x 15 um. Nếu không có bất kỳ các yếu tố Hall dễ bị hỏng linh kiện Bz với các thành phần từ từ trường bằng cách kết hợp tập trung từ ( IMC ) chất silicon đưa lên trên cùng cảm biến CMOS Hall có thể được thiết kế để đo tất cả các linh kiện trên ba trục chính Bz By và Bz một cách riêng biệt (hình. 2). Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 2. Tích hợp một bộ tập trung từ ( IMC ) lên bề mặt silicon, một bộ cảm biến Hall trục duy nhất có thể được tăng cường để đo tất cả các linh kiện từ trường từ 3 trục Bx, By và Bz phạm vi chuyển đổi 3 trục tạo ra 3 Hall điện áp Vx, Vy and Vz, tương ứng 3 thành phần từ trường Bx, By và Bz. Ngay đầu đó cấu trúc IMC có thể được thiết kế một cách cục bộ các dòng thông lượng vào các yếu tố Hall, nó hoạt động như một bộ khuếch đại từ tính thụ động với mức tăng lên đến 10. 3.1 Bản thiết kế IMC Trong ứng dụng la bàn điện tử chúng tôi cần đạt được độ lợi từ tính lớn nhất và chúng tôi cũng cần giảm thiểu bất kỳ sự suy giảm từ từ ngẩu nhiên của lớp sắt từ . Do đó chúng tôi quyết định bố trí năm vòng tám cạnh như hình 3. So với cách bố trí cũ với vòng tròn được sử dụng trong vòng tám cạnh tốt hơn quá trình dung sai. Khắc bề rộng không khí là một hằng số giữa hình tám cạnh là dễ dàng điều khiển hơn khắc hình lõm, một khoảng cách giữa các vòng tròn, kết quả là không phù hợp độ nhạy giữa các trục Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 3. Toàn bộ cấu trúc IMC và các yếu Hall. Dấu chấm biểu thị rằng khu vực trục trường ra khỏi máy bay và băng qua chứng tỏ rằng khu vực trường đi vào máy bay cho trường ngoài được áp dụng theo hướng X hoặc Y hoặc Z. bốn yếu tố Hall tạo ra các tín hiệu trường tỷ lệ cho ba trục tọa độ X, Y và Z. Đối với 2 trục X và Y là hai nhóm của hai yếu tố Hall được bố trí theo các IMC xung quanh giữa các vòng tròn . Đối với trục Z, một nhóm bốn yếu tố Hall được đặt ở trung tâm vòng tròn lớn. Những sản phẩm thông thường của Hall không lợi ích từ độ lợi từ . 3.2 Nguyên tắc hoạt động của IMC Nguyên tắc hoạt động của trục X và Y được minh họa trong giao diện mặt trên của hình 4 và xem mặt cắt ngang tương ứng của hình 5 với phạm vi được ứng dụng bên ngoài ( ví dụ như lĩnh vực đất ) từ trái sang phải, Từ thông tập trung xung quanh bên trong hình tám cạnh bên trái, sau đó xuyên qua độ hở và tiếp tục bên trong hình tám cạnh bên phải. Các yếu tố Hall được vị trí theo hình tám cạnh gần độ hở. Phần chú ý của hoạt động này trở nên rõ ràng ràng trong giao diện mặt cắt ngang của hình 5 khoảng cách hở, các dòng thông lượng không giới hạn với mặt phẳng cắt kim loại. Nhưng nó cũng đang chạy qua ở dạng nữa vòng tròn ở trên và ở Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn dưới của kim loại, do phương trình Maxwells có mật độ thông lượng từ nguồn divB = 0, nên tất cả các dòng thông lượng qua ranh giới giữa kim loại có độ thẩm thấu cao và không khí có độ thẩm thấu thấp hay chất silicon ở góc bên phải. Hình 4. Flux từ xung quanh có độ hở không khí (xem ở trên) Điều này có nghĩa rằng có một vài dòng thông lượng để lại các mảnh kim loại bên trái sẽ xuyên qua các yêu tố Hall bên dưới và xuyên qua các yếu tố Hall khác. Bằng cách này nó gần vuông góc với bề mặt silicon và có thể đo bằng nguyên lý Hall. Trừ công suất của hai phần tử Hall do đó tạo ra điện áp tỷ lệ thuận với mật độ dòng ngang. Bất lỳ thành phần thẳng đứng bên ngoài của mật độ dòng xuất hiện chế độ phổ biến. Trên cả hai đầu ra của Hall và bị hủy bỏ, do đó sự khác biệt của hai điện áp Hall là một biện pháp thuần túy cho mật độ dòng ngang. Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Ngoài ra, các giới hạn dòng gần lại xung quanh bề mặt khoảng cách so với các ứng dụng lĩnh vực bên ngoài, có nghĩa là thay đổi liên tục được khuếch đại ở đây. 3.3 Quy trình công nghệ của IMC Hình 5. Flux từ xung quanh có độ hở không khí (xem phần chéo nhau ) Quá trình IMC là một quá trình kỹ thuật in lito được sử dụng chip CMOS 8 – inch tại một thời điểm, bao gồm các bước sau ( hình 6): 1. Chip CMOS với oxi hóa chống rò rỉ và mở miếng lót gắn kết là điều không thể 2. Một lớp keo có độ dày vài microns được phân tán trên Chip 3. Lớp dày của kim loại là 20um được gắn với một Chip và keo được xử 4. Chất cản quang được đặt trên đầu của lớp kim loại 5. Mức độ chiếu sáng phù hợp trên Chip 6. Chất cản quang được chiếu sáng bằng ánh sáng UV 7. Các cản quang được phát triển 8. Lớp kim loại được khắc lên bề mặt và bên dưới vẫn giữ nguyên chưa phát triển cản quang 9. Cản quang còn lại chưa tước bỏ và Chip được làm sạch từ bã keo còn lại Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 6. IMC xử lý theo khối về kỹ thuật in ảnh lito Kết quả sau quá trình kết cấu kim loại được thể hiện trên hình 7. Hình tám cạnh có chiều rộng khoảng 60um và có độ dày vật liệu khoảng 20um khoảng cách giữa các vòng khoảng 40um đó là tính thương mại giảm giá tốt nhất giữa không nhạy cảm. Đến quá trình sai số và đạt được độ lợi từ cao. Hình 7 hình ảnh SEM của tập trung từ tính. Hình 7. Hình ảnh SEM từ tính tập trung Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn 3.4 Loại bỏ thông tin không cần thiết Ngoài ra cảm biến có chứa một khối mạch cho “ năng lượng thấp “Khử từ bộ tập trung sắt từ, để loại bỏ từ tính còn lại cho chắc chắn ứng dụng phạm vi bên ngoài loại bỏ các cuộn là một vòng lặp lần lượt thông qua các cấu trúc vòng IMC phần thấp hơn là thực hiện theo dõi kim loại tích hợp và phần trên hoàn thành trong vòng đệm bằng cách kết nối liên kết. bằng cách gửi một xung điện dài 10us khoảng 20mA qua trung tâm của các hình tròn hình tám cạnh, tất cả các lĩnh vực từ tính bên trong các hình tròn có thể được sắp xếp theo hình tám cạnh hình vòng tròn hình 8 . Hình 8. Khử từ vòng xung bởi dòng điện ngắn để loại bỏ sự dịch chuyển từ điều này có nghĩa rằng các dòng thông lượng từ vật liệu nhiễm từ hóa được từ chối trong vòng tròn, sẽ thông qua các yếu tố Hall nữa bất kỳ phần còn lại được bù đắp từ nhiễm từ hóa bị xóa bỏ 4.Đầu vào tín hiệu tương tự Đầu vào tín hiệu tương tự bao gồm điều chế điện áp Hall hoạt động của dòng điện xoay tròn khuếch đại lên đến 20’000, giải điều chế và lọc. 4.1 Hoạt động dòng điện xoay vòng Nguyên tắc hoạt động dòng điện xoay vòng của yếu tố Hall là rõ ràng để tách các cầu vốn được bù lại từ các tín hiệu Hall. Nó thay đổi theo chu kỳ các thiết bị đầu cuối cung cấp và đầu ra của thiết bị đầu cuối như thể hiện hình 9. Trong giai đoạn đầu tiên dòng điện chạy từ trên xuống qua thiết bị Hall và đầu ra giao tiếp bên trái và bên phải và trong giai đoạn hai dòng điện chạy từ phải sang trái thông qua các thiết bị và kết quả đầu ra của thiết bị đầu cuối trên và dưới Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 9. Quan niệm về chiều quay dòng điện cho điện áp điều chế Hall Nguyên tắc như được thực hiện ở đây chiều của dòng điện theo chiều kim đồng hồ. Đầu ra chống lại chiều của dòng điện từ pha 1 đến pha 2. Điều này dẫn đến một điều chế tín hiệu Hall với vốn bù lại một tìn hiệu tồn tại gần DC như thể hiện trong hình 10, Hall điều chế V1 điện áp được khuếch đại sau đó giải điều chế . Phần DC bao gồm Hall bù lại và khuếch đại bù được được hủy bỏ bởi các giải điều chế ( và sau đó lọc ). Hình 10. Chiều đi dòng điện và tín hiệu của giải điều chế Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn 4.2 Chuỗi khuếch đại Như thể hiện trong hình 11, các yếu tố Hall là dòng điện chéo và điện áp điều chế đến 25 kHz bằng sử dụng kỹ thuật dòng điện xoay vòng để ngăn chặn điện áp bù của yếu tố Hall từ bộ khuếch đại bão hòa. Hình 11. Phía trước Hall và chuỗi khuếch đại tương tự Dãy khuếch đại khác nhau hoàn toàn bao gồm 3 giai đoạn, và đã được lập trình tương tự, mà có thể thay đổi giữa 312.5 và 20’000. Các giai đoạn được kết nói thông qua bộ lọc thông cao để loại bỏ. Những điện áp DC không mong muốn. sau khi giải điều chế, thì tín hiệu bộ lọc thông thấp là 8kHz. Độ nhạy trục X và Y có thể lập trình giữa 0.9 và 58 LSB/µT, trong khi độ nhạy trục Z nhỏ hơn khoảng 8 lần do thiếu lợi ích của IMC. 4.3 Chuyển đổi A/D ADC sử dụng một kỹ thuật bao gồm phần mở rộng [6], mà là sự pha trộn của tổng điều chế với độ phân giải cao. Nhưng tốc độ tương đối thấp và thuật toán chuyển đổi với tốc độ cao hơn nhưng độ chính xác thấp hơn. Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 12. Cấu trúc mở rộng đếm ADC Hoạt động đầu tiên liên tiếp chuyển đổi như thứ tự đầu tiên tổng bộ điều chế ( bao gồm pha )chuyển đổi đến MSB’s, và sau đó cùng một phần cứng được sử dụng như công cụ thuật toán chuyển đổi ( pha mở rộng ) còn lại của LSB’s. ADC hoạt động tại dòng điện thấp ( điển hình 250uA ) và tần số lấy mẫu thấp (400kHz) và nó có thể lập trình giữa 15 và 18 bits trong đó chỉ có 12 MSBs được sử dụng. Trong suốt giai đoạn bao gồm giữa 512 và 4096 mẫu được tích hợp. 4.4 Chip vi điều khiển Dữ liệu kỹ thuật số được truyền đến Chip vi điều khiển, đầu tiên nó thông qua bộ lọc thông thấp 100Hz kỹ thuật số để giảm nhiễu hơn nữa. sau khi điều chỉnh nhiệt độ bù đắp và sự nhạy cảm, góc của từ trường được ứng dụng ( trường trái đất) từ máy tính với sự giúp đở chương trình cơ sở được lưu trữ trong ROM. Hình 13 chỉ thông tin về các hướng sau đó ngõ ra của một vi điều khiển được mở rộng bên ngoài máy chủ thông qua giao diện kỹ thuật số. Bằng cách sử dụng On – Board EEPROM, các thông số như các lĩnh vực bù đắp , trục lựa chọn, tăng tương tự, thiết lập bằng không và giao diện giao thức ( IC và SPI ) có thể được xác định. Những thông số cho phép 2 người sử dụng hoàn toàn hiệu chuẩn La Bàn Đơn CHIP ngay cả trong sự hiện diện của biến dạng từ trường gây ra bởi các đối tượng sắt từ, ví dụ Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn pin, nhà ở cảm biến, thân xe v.v…. Cảm biến có thể vẫn còn số hóa tương tự đầu vào từ cảm biến bên ngoài và truyền kết quả đến hệ thống máy chủ thông qua giao diện kỹ thuật số On – Board. Hình 13. Vi điều khiển kỹ thuật số xử lý tín hiệu 5. Thực hiện trong 0.35um CMOS Chip cảm biến được thực hiện trong 0.35um điện áp thấp tín hiệu hỗn hợp công nghệ CMOS (hình. 14). Sau khi hoàn thành quá trình CMOS , lớp IMC được áp dụng và cấu trúc kỹ thuật in ảnh. Cuộn dây khử từ trên Chip sau khi được hoàn thành trong dây liên kết để đóng gói khung dây dẫn Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 14. Bức ảnh của silicon không còn nữa với IMC Khuôn kéo sợi kích thước nhỏ gọn gọn 2,3 x 2,8 mm cho phép đóng gói theo chuẩn 20 -2 pin đóng gói vào nhựa. Các biện pháp chỉ 5mm x 4mm x 1mm (hình . 15). Do thiết kế nghiêm ngặt của tất cả các phần mạch điện áp thấp, cảm biến La Bàn hoạt động trong giới hạn 2.2 đến 3.6 Volts và chức năng dòng tiêu thụ 5mA, chế độ năng lượng bình thường và ít hơn 2mA chế độ năng lượng thấp. Hình 15. Bức ảnh 4 x 5 x 1 mm3 gói nhựa Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn 6. Số đo Các đặc điểm đầu ra của bộ cảm biến đóng gói đã được đo bằng cách sử dụng một cuộn dây Helmholtz 3 chiều. Các lỗi góc tối đa 1.5° được đo bằng cách xoay cảm biến trong từ trường trái đất ở nhiệt độ không đổi (hình. 16). Độ phân giải nhóm là tốt hơn so với 0.5° và độ chính xác tốt hơn ±2°. Hình 16. Ngõ ra góc lỗi hơn 360° quay trong từ trường trái đất Nhiệt độ ổn định là một vấn đề rất quan trọng. từ bộ cảm biến La Bàn được sử dụng trong môi trường tự động trong phạm vi nhiệt độ từ -40°C đến +85°C. Các phép đo dịch chuyển chiều hướng trong phạm vi nhiệt độ từ -25 đến +100°C ở độ nhạy được thiết lập để 7.25LSB/µT chỉ giá trị 150 LSB X và Y (hình. 17). Đây là chiều hướng tương đối cao so với các kết cấu khác gần đây [7] và nó có nguồn gốc. Thay đổi trong các biến thể của địa phương căng thẳng với nhiệt độ dưới cạnh của IMC nơi các yếu tố Hall được đặt . Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Hình 17. Chênh lệch so với nhiệt độ cho X (trái ) và Y (phải) Hình 18. Sự chênh lệch còn lại và sau khi đa thức tự lựa chuỗi hàng thứ hai Thiết kế mạch tích hợp Translate page from 55 to 69 Lớp: CH. 19.KTĐT Translate by Lê Quý Viễn Tuy nhiên, nhờ vào vi điều khiển , đa thức thứ hai bồi thường để làm giảm chiều hướng khoảng 5 LSB cho X, nhưng chỉ đến 15 LSB cho Y (hình. 18). Một kiến trúc lối vào được cải thiện với bồi thường bù đắp hiệu quả và lắp ráp một quá trình sửa đổi sẽ được thực hiện trong phiên bản tiếp theo để giảm bớt chiều hướng này phi tuyến của cảm biến được đo bằng một quá trình quét từ trường FS=+/- 500µT dưới đây 1%FS. Thời gian bắt đầu bào hòa từ của IMC nếu trên 1mT. 7. Kết luận Mặt dù còn Silicon Hall thiết bị không có tất cả dường như là một lựa chọn tốt cho việc đo đạc từ trường trái đất, chúng lần lượt được thực hiện tốt khi kết hợp với cấu trúc tập trung tích hợp và điện tử ngõ vào thích nghi. Trong nhiệm vụ đầy thách thức này, các vi điều khiển trên Chip là điều cần thiết cho việc thực hiện các đề án kỹ thuật số cho yếu tố thay đổi nhiệt độ và các lỗi kết hợp. Hệ thống máy chủ có thể thu nhỏ hoàn toàn trong phạm vi hệ thống điện tử từ đồng hồ đến La Bàn điện thoại di động để xe ô tô. Do tính năng 3 trục của nó, La Bàn có thể được sử dụng như nhóm cảm biến thông thường, hoặc là một hiệu chuẩn lại tài liệu tham khảo cho quay hồi chuyển trong các hệ thống phức tạp hơn, hoặc thậm chí như một bộ chuyển đổi 3 trục thấp lĩnh vực bản đồ ứng dụng. 8. Tài liệu tham khảo [1] C. Schott, R. Racz, S. Huber, A. Manco, M. Gloor, “A CMOS Single- Chip Electronic Compass with Microcontroller”, Proc. of Internat. Solid State Circuit Conference 2007, pp. 382-383 [2] A. Bilotti, G. Monreal, R. Vig, “Monolithic magnetic Hall sensor using dynamic quadrature offset cancellation”, IEEE Journal of Solid-State Circuits, Volume 32, Issue 6, June 1997, pp. 829-836 [3] Patent application EP772046W [4] R. S. Popovic, R. Racz, C. Schott, “A new CMOS Hall angular Position sensor”, tm – Technisches Messen, 68, June 2001, pp. 286-291 [5] R. Racz, C. Schott, S. Huber, “Electronic Compass Sensor” Proceedings of IEEE Sensors 2004, 24-27 Oct. 2004, vol. 3, pp. 1446-1449 [6] Pieter Rombouts and Ludo Weyten, “A versatile Nyquist-rate A/D converter with 16-18 bit performance for sensor readout applications”, ISSN 0167-9260- 2005, vol. 39, no1, pp. 48-61 [7] J. van der Meer et al., “A Fully-Integrated CMOS Hall Sensor with a 4.5µT,3s Offset Spread for Compass Applications”, Proc. of ISSCC 2005, Feb. 6-10, San Francisco, USA, pp. 246-7.

Các file đính kèm theo tài liệu này:

  • pdfanalog_circuit_design_2007_1317.pdf
Luận văn liên quan