Đề tài Biện pháp thỏa đáng bảo mật vô tuyến với FPGA và ASIC (Slide)

Mỗi CLB gồm bốn Slice Ma trận chuyển mạch cung cấp truy nhập tới các tài nguyên chung Định tuyến tới các Slice hoặc CLB khác

ppt29 trang | Chia sẻ: aquilety | Lượt xem: 2187 | Lượt tải: 2download
Bạn đang xem trước 20 trang tài liệu Đề tài Biện pháp thỏa đáng bảo mật vô tuyến với FPGA và ASIC (Slide), để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG ĐỒ ÁN TỐT NGHIỆP ĐẠI HỌCĐề tài:Biện pháp thỏa đáng bảo mật vô tuyến với FPGA và ASICGiáo viên hướng dẫn : Ths. Phạm Khắc ChưSinh viên thực hiện : Nguyễn Văn Quảng 1Nội dung đề tàiGiới thiệu chung về bảo mật vô tuyếnKiến trúc bảo mật mạng GSMKiến trúc bảo mật mạng W-CDMAỨng dụng FPGA trong bảo mật vô tuyến2Bảo mật vô tuyếnNhận thựcTính tin cậyTính toàn vẹnTính khả dụng Yêu cầu:3Các thuật toán mã hoá Mã hóa khóa đối xứngMã hóa khóa bất đối xứngHàm bămMã nhận thực bản tinChữ ký điện tửChuẩn mã hóa DES và AES4Mã hóa khóa đối xứngBản tin gốcBản tin gốcBản tin đã mã hóaSYMSYMKhóa bí mậtSKcSKcKênh CNguyên lý mã hóa đối xứngKhóa bí mật5Mã hóa khóa bất đối xứngNguyên lý mã hóa bất đối xứng và thuật toán RSABản tin gốcBản tin gốcBản tin đã mã hóaASYMASYMKhóa bí mậtKXuKYuKhóa công khaiKhóa công khai6Quản lý khóa mật mãTạo khóaLưu trữ khóaPhân phối khóaThay đổi khóaHủy khóa7Kiến trúc bảo mật GSM8BSCBSCTRAUMSC/VLRGMSCIWFEIRSMSCAuCHLRBTSBTSBTSBTSPSTNT¶iB¸o hiÖuKiến trúc bảo mật mạng GSM9Các thành phần bảo mật GSMAuCHLRVLRThẻ SIMIMSI và TMSIThuật toán mã hoáTDMANhảy tầnEIR/IMEI10Thủ tục mã hóa dữ liệu trong GSM11Bảo mật GSMSử dụng các thuật toán mã hóa bí mậtKhóa mã hóa trực tiếp dữ liệu Kc được sinh ngẫu nhiênĐộ dài khóa nhận thực thuê bao Ki : 128 bitPhạm vi mã hóa dữ liệu : UmKhông nhận thực mạngKhông được bảo mật trong mạng lõiThủ tục truyền khóa không an toànKhả năng bẻ gãy khóa hiện nay : 20 giờ12Kiến trúc bảo mật W-CDMA13Kiến trúc bảo mật mạng W-CDMAYêu cầu bảo mật:Nhận thực chéo lẫn nhau.Đảm bảo tính tin cậy của bản tin báo hiệu cũng như số liệu.Đảm bảo tính toàn vẹn của bản tin báo hiệu.Cấu trúc:Nhận thực: Giao thức thỏa thuận khóa và nhận thực (AKA).Tính tin cậy: thuật toán f8 .Tính toàn vẹn: thuật toán f9.Mã hóa khối: thuật toán KASUMI.14Thuật toán đảm bảo tính tin cậy của bản tin báo hiệu và số liệu – f8Đảm bảo tính tin cậy của cả thông tin báo hiệu và số liệu.Là thuật toán mã hóa xoắn để tạo chuỗi khóa để XOR với thông tin cần truyền. Sử dụng cả ở phía thu và phía phát.Là thuật toán được thực hiện bằng cách liên kết các khối KASUMI với nhau ở chế độ Hồi tiếp đầu ra (OFB).15Thuật toán đảm bảo tính toàn vẹn của bản tin báo hiệu – f9Sử dụng ở cả phía phát và phía thu.Tính toán mã nhận thực bản tin (MAC) ở cả hai phía.Được thực hiện bằng cách liên kết các khối KASUMI với nhau ở chế độ chuỗi các khối mã hóa (CBC).16KASUMI17Thuật toán mã hóa khối KASUMI Kiến trúc tám vòng xử lýĐầu vào bản tin gốc là đầu vào của vòng đầu tiênKhối dữ liệu được mã hóa là đầu ra của vòng cuối cùngKhóa mật mã K được dùng để tạo tập khóa vòng (KLi, KOi, KIi) cho mỗi vòng iMỗi vòng tính toán theo một hàm f khác nhau, phụ thuộc vào tập khóa vòngThuật toán là đối xứng, dùng chung cho cả mã hoá và giải mãCó khả năng cài đặt cả trên phần mềm lẫn phần cứng18ỨNG DỤNG FPGA TRONG BẢO MẬT VÔ TUYẾN 19Thiết kế thuật toán KASUMI trên FPGA Thuật toán KASUMI cho phép cài đặt cả trên phần mềm và phần cứng:Cài đặt trên phần mềm bằng ngôn ngữ assembly chạy trên bộ xử lý Intel Pentium III – 800 MHz đạt tốc độ mã hóa tối đa 230 Mbps.Cài đặt trên FPGA – 50 000 cổng : 800 Mbps.Cài đặt trên FPGA, phiên bản nhỏ gọn – 7600 cổng : 72 MbpsThiết kế thuật toán KASUMI, phiên bản nhỏ gọn sử dụng tối thiểu tài nguyên FPGAThiết kế phân cấp theo các hàm FL, FO, FI, S-boxTái sử dụng các modul theo kiến trúc vòng làm giảm tốc độ mã hóa20Thuật toán KASUMI12321Thuật toán KASUMI422Kết luậnNghiên cứu các thủ tục nhận thực và bảo mật trong mạng GSM và W-CDMA.Nghiên cứu các thuật toán mã hóa đối xứng và bất đối xứng, đặc biệt là thuật toán KASUMI ứng dụng trong W-CDMA.Tìm hiểu phương pháp thiết kế thuật toán KASUMI trên FPGA.23Xin chân thành cảm ơn! 24CPLD và FPGA 25CPLD và FPGABao gồm các cổng logic (AND, OR, NOT) có khả năng cấu hình được.Cho phép cấu hình lại ngay trong hệ thống, chỉ trong vài giây.Mật độ tích hợp caoGiải pháp hiệu quả cao, giá rẻ26FPGA - Field Programmable Gate ArrayLiên kết cấu hình đượcKhối I/O (IOB)Khối Logic cấu hình được (CLB)Bộ đệm ba trạng tháiKhối quản lý đồng hồ (DCM)27Cấu trúc CLB và SliceMỗi CLB gồm bốn SliceMa trận chuyển mạch cung cấp truy nhập tới các tài nguyên chungĐịnh tuyến tới các Slice hoặc CLB khác28Cấu trúc chi tiết một SliceLUTMUXLogic nhớFlip-Flop29

Các file đính kèm theo tài liệu này:

  • ppt3_do_an_tot_nghiep_dai_hoc_de_tai_bien_phap_bao_mat_vo_tuyen_voi_fpga_va_asic_1916.ppt