Đồ án Thiết kế mạch đồng hồ số thời gian thực dùng AT89C52+DS1307 vesion 2 phiên bản mới nhất

Đây là đồ án tốt nghiệp của lớp 09cddt, với mạch này bạn có thể tạo riêng cho mình luôn luôn đúng giờ, hoặc có thể tặng bạn bè người thân làm quà cũng như kỉ niệm trong tài liệu này có đính kèm mạch in và mạch nguyên lý + code chương trình, và bài thuyết trình+word.doc mọi chi tiết : email nhocbinhdinh1@yahoo.com or fone 01269065730 để được trợ giúp tận tình

doc48 trang | Chia sẻ: lvcdongnoi | Lượt xem: 4742 | Lượt tải: 1download
Bạn đang xem trước 20 trang tài liệu Đồ án Thiết kế mạch đồng hồ số thời gian thực dùng AT89C52+DS1307 vesion 2 phiên bản mới nhất, để xem tài liệu hoàn chỉnh bạn click vào nút DOWNLOAD ở trên
LỜI NÓI ĐẦU Ngày nay vi điều khiển được ứng dụng rộng rãi trong công ngiệp cũng như trong cuộc sống hàng ngày của con người. Ví dụ như: các thiết bị có lập trình mạch đếm sản phẩm, mạch điề khiển đèn, mạch cửa tự động,mạch đồng hồ,.. -Những mạch này sẽ được lập trình để thực hiện một hay nhiều thao tác mà con người viết lệnh yêu cầu.Trong đó mạch đống hồ số là một cơ bản. -Sau thời gian học tập và tìm tòi học hỏi cùng với sự giúp đỡ của các thầy cô,chúng em đã hoàn thành việc thiết kế và thi công mạch sử dụng vi điều khiển, đó là mạch đồng hồ hiển thị thời gian thực, và hiển thị trên LED 7 đoạn. -Em xin chân thành cảm ơn các thầy cô đã hướng dẫn và giúp đỡ tận tình để chúng em hoàn thành mạch đồng hồ này. -Mô hình không tránh khỏi thiếu xót,chúng em mong được sự chỉ bảo của thầy cô để chúng em hoàn thành tốt hơn, và có thể ứng dụng vào thực tế nhiều hơn. Chúng em xin chân thành cảm ơn ! Đà Nẵng, thứ 2 ngày 5 tháng 12 năm 2011. MỤC LỤC MẠCH HIỂN THỊ ĐỒNG HỒ THỜI GIAN THỰC GIỚI THIỆU MẠCH. Mạch đồng hồ hiển thị giờ phút giây, có khả năng lưu giờ khi mất điện. Mạch sử dụng vi điều khiển at89S52 và một chip thời gian thực DS 1307 hoạt động ở tần số 32768kHZ được nuôi bằng nguồn dự phòng 3V có thể hoạt động trong thời gian 5 năm khi không có nguồn điện. Sơ đồ khối tổng quát. GIỚI THIỆU LINH KIỆN MẠCH. Vi điều khiển 89S52: Giới thiệu vi điều khiển 89S52. Chip vi điều khiển 89S52 thuộc họ MCS-51 là họ vi điều khiển của hãng Intel. Chip 89S52 có một số đặc trưng cơ bản sau: - Bộ nhớ chương trình bên trong: 8 KB (ROM). - Bộ nhớ dữ liệu bên trong: 256 byte (RAM). - Bộ nhớ chương trình bên ngoài: 64 KB (RAM). - Bộ nhớ dữ liệu bên ngoài: 64 KB (RAM). - 4 port xuất nhập (I/O port) 8 bit. - 3 bộ định thời 16 bit. - Mạch giao tiếp nối tiếp. - Bộ xử lý bit (thao tác trên các bit riêng lẻ). - 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit. - Nhân / Chia trong . Các chân của vi điều khiển 89S52. Sơ đồ khối và chức năng các khối vi điều khiển 89S52: - OSC (Oscillator): Mạch dao động tạo tín hiệu xung clock cung cấp cho các khối trong chip hoạt động. - Interrupt control: Điều khiển ngắt nhận tín hiệu ngắt từ bên ngoài (INT0\, INT1\)), từ bộ định thời (Timer 0, Timer 1) và từ cổng nối tiếp (Serial port), lần lượt đưa các tín hiệu ngắt này đến CPU để xử lý. - Other registers: Các thanh ghi khác lưu trữ dữ liệu của các port xuất/nhập, trạng thái làm việc của các khối trong chip trong suốt quá trình hoạt động của hệ thống. - RAM (Random Access Memory): Bộ nhớ dữ liệu trong chip lưu trữ các dữ liệu. - ROM (Read Only Memory): Bộ nhớ chương trình trong chip lưu trữ chương trình hoạt động của chip. - I/O port (In/Out ports): Các port xuất/nhập điều khiển việc xuất nhập dữ liệu dưới dạng song song giữa trong và ngoài chip thông qua các port P0, P1, P2, P3. - Serial port: Port nối tiếp điều khiển việc xuất nhập dữ liệu dưới dạng nối tiếp giữa trong và ngoài chip thông qua các chân TxD, RxD. - Timer 0, Timer 1: Bộ định thời 0, 1 dùng để định thời gian hoặc đếm sự kiện (đếm xung) thông qua các chân T0, T1. 2.2 Sơ đồ chân và chức năng của vi điều khiển 89S52. 2.2.1. Port 0. Port 0 (P0.0 – P0.7) có số chân từ 32 – 39. - Port 0 có hai chức năng: Port xuất nhập dữ liệu (P0.0 – P0.7) không sử dụng bộ nhớ ngoài. Bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7) có sử dụng bộ nhớ ngoài. Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập dữ liệu thì phải sử dụng các điện trở kéo lên bên ngoài. - Ở chế độ mặc định (khi reset) thì các chân Port 0 (P0.0 – P0.7) được cấu hình là port xuất dữ liệu, Muốn các chân Port 0 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. _ Khi lập trình cho ROM trong chip thì Port 0 đóng vai trò là ngõ vào của dữ liệu (D0 – D7). 2.2.2. Port 1. - Port 1 (P1.0 – P1.7) có số chân tù 1 – 8. - Port 1 có một chức năng: Port xuất nhập dữ liệu (P1.0 – P1.7) sử dụng hoặc không sử dụng bộ nhớ ngoài. - Ở chế độ mặc định (khi reset) thì các chân Port (P1.0 – P1.7) được cấu hình là port xuất dữ liệu. Muốn các chân Port 1 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. - Khi lập trình cho ROM trong chip thì Port 1 đóng vai trò là ngõ vào của địa chỉ byte thấp (A0 – A7). 2.2.3 Port 2. - Port 2 (P2.0 – P2.7) có số chân từ 21 – 28. - Port 2 có hai chức năng: Port xuất nhập dữ liệu (P2.0 – P2.7) không sử dụng bộ nhớ ngoài. Bus địa chỉ byte cao (A8 – A15) có sử dụng bộ nhớ ngoài. - Ở chế độ mặc định (khi reset) thì các chân Port 2 (P2.0 – P2.7) được cấu hình là port xuất dữ liệu. Muốn các chân Port 2 làm port nhâp dữ liêu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. - Khi lập trình ROM trong chip thì Port 2 đóng vai trò là ngõ vào của địa chỉ byte cao (A8 – A11) và các tín hiệu điều khiển. 2.2.4. Port 3. - Port 3 (P3.0 – P3.7) có số chân tù 10 – 17. - Port 3 có hai chức năng: Port xuất nhập dữ liệu (P3.0 – P3.7) không sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt. Các tín hiệu điều khiển có sử dụng bộ nhớ ngoài hoặc các chức năng đặc biệt. - Ở chế độ mặc định (khi reset) thì các chân Port 3 (P3.0 – P3.7) được cấu hình là port xuất dữ liệu. Muốn các chân Port 3 làm port nhập dữ liệu thì cần phải lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit của port trước khi bắt đầu nhập dữ liệu từ port. - Khi lập trình cho ROM trong chip thì Port 3 đóng vai trò là ngõ vào của các tín hiệu điều khiển. - Chức năng các chân Port 3: 2.2.5. Chân PSEN\. - PSEN (Program Store Enable): cho phép bộ nhớ chương trình, chân số 29. - Chức năng: Là tín hiệu cho phép truy xuất (đọc) bộ nhớ chương trình (ROM) ngoài. Là tín hiệu xuất, tích cực mức thấp. PSEN\ = 0 trong thời gian CPU tìm – nạp lệnh từ ROM ngoài. PSEN\ = 1 CPU sử dụng ROM trong (không sử dụng ROM ngoài). - Khi sử dụng bộ nhớ chương trình bên ngoài, chân PSEN\ thường được nối với chân OE\ của ROM ngoài để cho phép CPU đọc mã lệnh từ ROM ngoài. 2.2.6. Chân ALE\. - ALE (Address Latch Enable): cho phép chốt địa chỉ, chân số 30. - Chức năng: Là tín hiệu cho phép chốt địa chỉ để thực hiện việc giải đa hợp cho bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7). Là tín hiệu xuất tích cực mức cao. ALE = 0 trong thời gian bus AD0 – AD7 đóng vai trò là ngõ vào của xung lập trình (PGM\). Lưu ý: có thể làm xung clock cho các mạch khác. (MHz): tần số xung tại chân ALE. (MHz): tần số dao động trên chip (tần số thạch anh). - Khi lệnh lấy từ dữ liệu từ RAM ngoài (MOVX) được thực hiện thì một xung ALE bị bỏ qua. 2.2.7. Chân EA\. - EA (External Access): truy xuất ngoài, chân số 31. - Chức năng: Là tín hiệu cho phép truy xuất (sử dụng) bộ nhớ chương trình (ROM) ngoài. Là tín hiệu nhập, tịch cực mức thấp. EA\ = 0 chip 89S52 sử dụng chương trình của ROM ngoài. EA\ = 1 chip 89S52 sử dụng chương trình của ROM trong. - Khi lập trình cho ROM trong chip thì chân EA đóng vai trò là ngõ vào của điện áp lập trình ( = 12V – 12,5V cho họ 89xx; 21V cho họ 80xx, 87xx). Lưu ý: Chân EA\ phải được nối lên (nếu sử dụng chương trình của ROM trong) hoặc nối xuống GND (nếu sử dụng chương trình của ROM ngoài), không bao giờ được phép bỏ trống chân này. 2.2.8. Chân XTAL1, XTAL2. - XTAL (Crystal): tinh thể thạch anh, chân số 18 – 19. - Chức năng: Dùng để nối với thạch anh hoặc mạch dao động tạo xung clock bên ngoài, cung cấp tín hiệu xung clock cho chip hoạt động. XTAL1 ngõ vào mạch tạo xung clock trong chip. XTAL2 ngõ ra mạch tạo xung clock trong chip. Lưu ý: (MHz): tần số danh định. Sơ đồ kết nối thạch anh và mạch dao động bên ngoài. 2.2.9. Chân RST. - RST (Reset): thiết lập lại, chân số 9. - Chức năng: Là tín hiệu cho phép thiết lặp (đặt) lại trạng thái ban đầu cho hệ thống. Là tín hiệu nhập tích cực mức cao. RST = 0 Chip 89S52 hoạt động bình thường. RST = 1 Chip 89S52 được thiết lặp trạng thái ban đầu. Lưu ý: : thời gian reset. (MHz): tần số thạch anh. : chu kỳ máy. Sơ đồ 2.4: Sơ đồ các mạch Reset Chân VCC, GND - , GND: nguồn cấp điện, chân số 40 và 20. - Chức năng: Cung cấp nguồn điện cho chip 89S52 hoạt động. = +5V 10% và GND = 0V. Cấu trúc các Port xuất nhập của 89S52. Khả năng fanout ( số lượng tải đầu ra) của từng chân port chip 89S52 là: Port0: 8 tải TTL. Port 1: 4 tải TTL. Port 2: 4 tải TTL. Port 3: 4 tải TTL. Lưu ý: Khi Port 0 đóng vai trò là port xuất nhập thì sẽ không có điện trở kéo lên bên trongdo đó người sử dụng cần thêm vào điện trở kéo lên bên ngoài Hình 2.1: Cấu trúc bên trong của các port xuất nhập Ở chế độ mặc định (khi reset) thì tất cả các chân của các port (P0 – P3) được cấu hình là port xuất dữ liệu. Muốn các chân port của chip 89S52 làm port nhập dữ liệu thì ta cần phải được lập trình lại, bằng cách ghi mức logic cao (mức 1) đến tất cả các bit (các chân) của port trước khi bắt đầu nhập dữ liệu từ port. Các chân trong cùng một port không nhất thiết phải có cùng kiểu cấu hình (port xuất hoặc port nhập). Nghĩa là trong cùng một port có thể có chân dùng để nhập dữ liệu, có thể có chân dùng để xuất dữ liệu. Điều này là tùy thuộc vào nhu cầu và mục địch của người lập trình. Quá trình ghi chân port (xuất dữ liệu ra chân port). Hình 2.2: Thao tác ghi chân port Quá trình đọc chân port (nhập dữ liệu từ chân port). Hình 2.3: Thao tác đọc chân port Quá trình đọc bộ chốt (kiểm tra dữ liệu tại chân port). Hình 2.4: Thao tác đọc bộ chốt Lưu ý: Việc đọc dữ liệu của bất kỳ một port nào có thể cho ta hai giá trị khác nhau tùy thuộc vào lệnh mà ta sử dụng để đọc dữ liệu từ port. Xảy ra hiện tượng không mong muốn này là do quá trình đọc dữ liệu của chip AT89S52 gồm hai quá trình khác nhau: quá trình đọc chân port và quá trình đọc bộ chốt. Quá trình đọc chân port: Khi ta sử dụng các lệnh MOV, ADD,… Dữ liệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiện tại ở các chân port. Quá trình đọc bộ chốt: Khi ta sử dụng các lệnh ANL, Orl, XRL, CPL, INC, DEC, DJNZ, JBC, CLR bit, SETB bit, MOV bit. Dữ liệu nhận được sau khi thực hiện quá trình đọc là dữ liệu hiện tại ở các bộ chốt (là các dữ liệu đã được ghi ra port tại thời điểm trước đó bởi quá trình ghi chân port), chứ không phải là dữ liệu hiện tại ở các chân port. Cho nên, nếu tại thời điểm thực hiện quá trình đọc mà dữ liệu tại các chân port có bị thay đổi đi chăng nữa thì dữ liệu đọc về cũng không được cập nhật. Tổ chức bộ nhớ của AT89S52. - Bộ vi xử lý có không gian bộ nhớ chung cho dữ liệu và chương trình. chương trình và dữ liệu nằm chung trên RAM trước khi đưa vào CPU để thực thi. - Bộ vi điều khiển có không gian bộ nhớ riêng cho dữ liệu và chương trình chương trình và dữ liệu nằm trên ROM và RAM trước khi đưa vào CPU để thực thi. - Tổ chức bộ nhớ của chip AT89S52 Không gian bộ nhớ của chip AT89S52. Bộ nhớ dữ liệu trên chip AT89S52. 5.Bộ nhớ trong của AT89S52. 5.1. Bộ nhớ chương trình (ROM). - Dùng để lưu trữ chương trình điều khiển cho chip AT89S52 hoạt động. - Chip AT89S52 có 8 KB ROM trong, địa chỉ truy xuất: 000H – FFFH. 5.2.Bộ nhớ dữ liệu (RAM). - Dùng để lưu trữ các dữ liệu và tham số. - Chip AT89S52 có 256 byte RAM trong, địa chỉ truy xuất: 00H – 7FH. Hai đặc tính cần chú ý là: Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microcontroller khác. - RAM bên trong chip 89S52 được phân chia như sau: Các bank thanh ghi có địa chỉ từ 00H đến 1FH. RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH. RAM đa dụng từ 30H đến 7FH. Các thanh ghi chức năng đặc biệt từ 80H đến FFH. RAM đa dụng: - Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác). - Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp. RAM có thể truy xuất từng bit: - AT89S52 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte chứa các địa chỉ từ 20F đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt. - Ý tưởng truy xuất từng bit bằng phần mềm là các đặc tính mạnh của microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR,…, với 1 lệnh đơn. Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc – sửa – ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit. - 128 bit mà truy xuất từng bit này cũng có thể truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng. Các dãy thanh ghi: cho phép truy xuất dữ liệu nhanh, lệnh truy xuất đơn giản và ngắn gọn. Bảng số liệu dưới đây minh họa địa chỉ của các ô nhớ trong một dãy các ký hiệu thanh ghi R0 – R7 được gán cho từng ô nhớ trong dãy tích cực. Địa chỉ của các thanh ghi (R0 - R7) tương ứng với dãy thanh ghi tích cực. Lưu ý: Ở chế độ mặc định thì dãy thanh ghi tích cực (đang được sử dụng) là dãy 0 và các thanh ghi trong dãy lần lượt có tên là R0 – R7. Có thể thay đổi dãy tích cực bằng cách thay đổi các bit chọn dãy thanh ghi RS1 và RS0 trong thanh ghi PSW. Nếu chương trình của ta chỉ sử dụng dãy thanh ghi đầu tiên (dãy 0) thì ta có thể sử dụng vùng nhớ 08H – 1FH cho các mục đích khác của ta. Nhưng nếu trong chương trình có sử dụng các dãy thanh ghi (dãy 1, 2 hoặc 3) thì phải rất cẩn thận khi sử dụng vùng nhớ tù 1FH trở xuống vì nếu sơ suất ta có thể ghi dữ liệu đè lên các thanh ghi R0 – R7 của ta. 5.3 Thanh ghi chức năng đặc biệt (SFR). Lưu ý: Không được phép đọc hay ghi dữ liệu vào các địa chỉ SFR mà nó chưa được đăng ký (nghĩa là các địa chỉ SFR chưa được đặt tên). Vì việc đọc hay ghi dữ liệu vào các nơi này có thể làm phát sinh những hoạt động không mong muốn và đó có thể là nguyên nhân làm cho chương trình của ta không tương thích với các phiên bản sau của chip MCS-51 (có thể ở các phiên bản đó các địa chỉ SFR này được sử dụng cho một vài mục đích khác). Chỉ được truy xuất các SFR bằng kiểu định địa chỉ trực tiếp (tuyệt đối không sử dụng kiểu định địa chỉ gián tiếp trong trường hợp này). Các loại thanh ghi chức năng đặt biệt gồm có: thanh ghi A, thanh ghi B, thanh ghi từ PSW, thanh ghi SP, thanh ghi DPTR, thanh ghi port xuất nhập, thanh ghi port nối tiếp, thanh ghi định thời, thanh ghi ngắt, thanh ghi điều khiển nguồn. Bộ nhớ ngoài. - Chip 89S52 cho ta khả năng mở rộng: Không gian bộ nhớ chương trình lên đến 64 KB. Không gian bộ nhớ dữ liệu lên đến 64 KB. - Khi sử dụng bộ nhớ ngoài: Port 0 bus địa chỉ byte thấp và bus dữ liệu đa hợp (AD0 – AD7). Port 2 bus địa chỉ byte cao (A8 – A15). Port 3 các tín hiệu điều khiển (WR\, RD\). Đa hợp (16 đường) Sự khác nhau giữa đa hợp và không đa hợp bus địa chỉ và bus dữ liệu nhằm làm giảm số lượng chân đưa ra ngoài chip giảm kích thước của chip. Kết nối và truy xuất bộ nhớ chương trình ngoài (Accessing External Code Memory). - Bộ nhớ chương trình bên ngoài là bộ nhớ ROM được cho phép của tín hiệu PSEN\. Sự kết nối phần cứng của bộ nhớ EPROM như sau: Sự kết nối phần cứng của bộ nhớ EPROM. Giản đồ thời gian của chu kỳ tìm nạp lệnh ở bộ nhớ chương trình ngoài. Kết nối và truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory). _ Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR\. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ. _ Các RAM có thể giao tiếp với 89S52 tương tự cách thức như EPROM ngoại trừ chân RD\ của 89S52 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 98S52 nối với chân WE\ của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM. Sự kết nối phần cứng của bộ nhớ RAM. Giản đồ thời gian của chu kỳ tìm nạp lệnh ở bộ nhớ dữ liệu ngoài. Giải mã địa chỉ. Nếu trường hợp ROM và RAM được kết hợp từ nhiều bộ nhớ có dung lượng nhỏ hoặc cả hai giao tiếp với chip 89S52 thì ta cần phải giải mã địa chỉ. Việc giải mã này cũng cần cho hầu hết các bộ vi xử lý. Ví dụ nếu các ROM và RAM có dung lượng 8 KB được sử dụng thì tầm địa chỉ mà chip AT89S52 quản lý (0000H – FFFFH) cần phải được giải mã thành từng đoạn 8 KB để chip có thể chọn từng IC nhớ trên các giới hạn 8 KB tương ứng: IC1: 0000H – 1FFFH, IC2: 2000H – 3FFFH,… IC chuyên dùng cho việc tạo tín hiệu giải mã là 74HC138, các ngõ ra của IC này lần lượt được nối với các ngõ vào chọn chip CS\ tương ứng của các IC nhớ để cho phép các IC nhớ hoạt động (tại một thời điểm chỉ có một IC nhớ được phép hoạt động). Cần lưu ý là do các đường cho phép IC nhớ hoạt động riêng lẽ cho từng loại (PSEN\ cho bộ nhớ chương trình, RD\ và WR\ cho bộ nhớ dữ liệu) nên 89S52 có thể quản lý không gian nhớ lên đến 64 KB cho ROM và cho 64 KB cho RAM. Các không gian nhớ chương trình và dữ liệu gối nhau. Không gian nhớ chương trình và dữ liệu gối nhau. RAM 1: đóng vai trò là bộ nhớ dữ liệu. RAM 2: đóng vai trò là bộ nhớ chương trình + bộ nhớ dữ liệu. Mạch đồng hồ hiển thị giờ phút giây, có khả năng lưu giờ khi mất điện. Mạch sử dụng vi điều khiển 89S52 và một chip thời gian thực DS 1307 hoạt động ở tần số 32768kHZ được nuôi bằng nguồn dự phòng 3V có thể hoạt động trong thời gian 5 năm khi không có nguồn điện. Chip hời gian thực DS1307. DS1307 là chip đồng hồ thời gian thực (RTC : Real-time clock), khái niệm thời gian thực ở đây được dùng với ý nghĩa thời gian tuyệt đối mà con người đang sử dụng, tình bằng giây, phút, giờ. DS1307 là một sản phẩm của Dallas Semiconductor (một công ty thuộc Maxim Integrated Products). Chip này có 7 thanh ghi 8-bit chứa thời gian là: giây, phút, giờ, thứ (trong tuần), ngày, tháng, năm. Ngoài ra DS1307 còn có 1 thanh ghi điều khiển ngõ ra phụ và 56 thanh ghi trống có thể dùng như RAM. DS1307 xuất hiện ở 2 gói SOIC và DIP có 8 chân. Sơ đồ chân DS1307. Các chân của DS1307 được mô tả như sau: • X1 và X2: là 2 ngõ kết nối với 1 thạch anh 32.768KHz làm nguồn tạo dao động cho chip. • VBAT: cực dương của một nguồn pin 3V nuôi chip. • GND: chân mass chung cho cả pin 3V và Vcc. • Vcc: nguồn cho giao diện I2C, thường là 5V và dùng chung với vi điều khiển. Chú ý là nếu Vcc không được cấp nguồn nhưng VBAT được cấp thì DS1307 vẫn đang hoạt động (nhưng không ghi và đọc được). • SQW/OUT: một ngõ phụ tạo xung vuông (Square Wave / Output Driver), tần số của xung được tạo có thể được lập trình. Như vậy chân này hầu như không liên quan đến chức năng của DS1307 là đồng hồ thời gian thực, chúng ta sẽ bỏ trống chân này khi nối mạch. • SCL và SDA là 2 đường giao xung nhịp và dữ liệu của giao diện I2C. • Có thể kết nối DS1307 bằng một mạch điện đơn giản như sau: Cấu tạo bên trong DS1307 bao gồm một số thành phần như: Mạch nguồn. Mạch dao động. Mạch điều khiển logic. Mạch dao diện I2C. Con trỏ địa chỉ và các thanh ghi (RAM). Sử dụng DS1307 chủ yếu là ghi và đọc các thanh ghi của chip này. Vì thế có 2 vấn đề cơ bản đó là cấu trúc các thanh ghi và cách truy xuất các thanh ghi này thông qua giao diện I2C. Bộ nhớ DS1307 có tất cả 64 thanh ghi 8-bit được đánh địa chỉ từ 0 đến 63 (từ 00H đến 3FH theo hệ HexaDecimal. Tuy nhiên, thực chất chỉ có 8 thanh ghi đầu là dùng cho chức năng “đồng hồ” (RTC) còn lại 56 thanh ghi bỏ trống có thể được dùng chứa biến tạm như RAM nếu muốn. Bảy thanh ghi đầu tiên chứa thông tin về thời gian của đồng hồ bao gồm: giây (SECONDS), phút (MINUETS), giờ (HOURS), thứ (DAY), ngày (DATE), tháng (MONTH) và năm (YEAR). Việc ghi giá trị vào 7 thanh ghi này tương đương với việc “cài đặt” thời gian khởi động cho RTC. Việc đọc giá trị từ 7 thanh ghi là đọc thời gian thực mà chip tạo ra. Ví dụ, lúc khởi động chương trình, chúng ta ghi vào thanh ghi “giây” giá trị 42, sau đó 12s chúng ta đọc thanh ghi này, chúng ta thu được giá trị 54. Thanh ghi thứ 8 (CONTROL) là thanh ghi điều khiển xung ngõ ra SQW/OUT (chân 6). Tuy nhiên, do chúng ta không dùng chân SQW/OUT nên có thề bỏ qua thanh ghi thứ 8. Vì 7 thanh ghi đầu tiên là quan trọng nhất trong hoạt động của DS1307, chúng ta sẽ khảo sát các thanh ghi này một cách chi tiết. Trước hết hãy quan sát tổ chức theo từng bit của các thanh ghi này như trong hình.  Tổ chức các thanh ghi thời gian Thanh ghi giây (SECONDS): thanh ghi này là thanh ghi đầu tiên trong bộ nhớ của DS1307, địa chỉ của nó là 0x00. Bốn bit thấp của thanh ghi này chứa mã BCD 4-bit của chữ số hàng đơn vị của giá trị giây. Do giá trị cao nhất của chữ số hàng chục là 5 (không có giây 60) nên chỉ cần 3 bit (các bit SECONDS 6:4) là có thể mã hóa được (số 5 =101, 3 bit). Bit cao nhất, bit 7, trong thanh ghi này là 1 điều khiển có tên CH (Clock halt – treo đồng hồ), nếu bit này được set bằng 1 bộ dao động trong chip bị vô hiệu hóa, đồng hồ không hoạt động. Vì vậy, nhất thiết phải reset bit này xuống 0 ngay từ đầu. Thanh ghi phút (MINUTES): có địa chỉ 01H, chứa giá trị phút của đồng hồ. Tương tự thanh ghi SECONDS, chỉ có 7 bit của thanh ghi này được dùng lưu mã BCD của phút, bit 7 luôn luôn bằng 0. Thanh ghi giờ (HOURS): có thể nói đây là thanh ghi phức tạp nhất trong DS1307. Thanh ghi này có địa chỉ 02H. hết 4-bits thấp của thanh ghi này được dùng cho chữ số hàng đơn vị của giờ. Do DS1307 hỗ trợ 2 loại hệ thống hiển thị giờ (gọi là mode) là 12h (1h đến 12h) và 24h (1h đến 24h) giờ, bit6 (hình 4) xác lập hệ thống giờ. Nếu bit6=0 thì hệ thống 24h được chọn, khi đó 2 bit cao 5 và 4 dùng mã hóa chữ số hàng chục của giá trị giờ. Nếu bit6=0 thì hệ thống 24h được chọn, khi đó 2 bit cao 5 và 4 dùng mã hóa chữ số hàng chục của giá trị giờ. Nếu bit6=1 thì hệ thống 12h được chọn, với trường hợp này chỉ có bit 4 dùng mã hóa chữ số hàng chục của giờ, bit 5 (màu orange trong hình 4) chỉ buổi trong ngày, AM hoặc PM. Bit5 =0 là AM và bit5=1 là PM. Bit 7 luôn bằng 0. Thanh ghi thứ (DAY – ngày trong tuần): nằm ở địa chỉ 03H. Thanh ghi DAY chỉ mang giá trị từ 1 đến 7 tương ứng từ Chủ nhật đến thứ 7 trong 1 tuần. Vì thế, chỉ có 3 bit thấp trong thanh ghi này có nghĩa. Các thanh ghi còn lại có cấu trúc tương tự, DATE chứa ngày trong tháng (1 đến 31), MONTH chứa tháng (1 đến 12) vàYEAR chứa năm (00 đến 99). Chú ý, DS1307 chỉ dùng cho 100 năm, nên giá trị năm chỉ có 2 chữ số, phần đầu của năm do người dùng tự thêm vào (ví dụ 20xx). Ngoài các thanh ghi trong bộ nhớ, DS1307 còn có một thanh ghi khác nằm riêng gọi là con trỏ địa chỉ hay thanh ghi địa chỉ (Address Register). Giá trị của thanh ghi này là địa chỉ của thanh ghi trong bộ nhớ mà người dùng muốn truy cập. IC tạo ổn áp 7805:( IC ổn áp 5v). Với những mạch điện không đòi hỏi độ ổn định của điện áp quá cao, sử dụng IC ổn Áp thường được người thiết kế sử dụng vì mạch điện khá đơn giản. Các loại ổn áp Thường được sử dụng là IC 78xx, với xx là điện áp cần ổn áp. Ví dụ 7805 ổn áp 5V, Họ cho IC ổn áp 7805: Hình dáng IC 7805 có 3 chân: * Chân số 1 là chân IN. * Chân số 2 là chân GND. * Chân số 3 là chân OUT. Ngõ ra OUT luôn ổn định ở 5V dù điện áp từ nguồn cung cấp thay đổi. Mạch này dùng để bảo vệ những mạch điện chỉ hoạt động ở điện áp 5V (các loại IC thường hoạt động ở điện áp này). Nếu nguồn điện có sự cố đột ngột: điện áp tăng cao thì mạch điện vẫn hoạt động ổn định nhờ có IC 7805 vẫn giữ được điện áp ở ngõ ra OUT 5V không đổi. Mạch trên lấy nguồn một chiều từ một máy biến áp với điện áp từ 7V đến 9V để đưa vào ngõ IN. Khi kết nối mạch điện, do nhiều nguyên nhân, người dùng dễ nhầm lẫn cực tính của nguồn cung cấp khi đấu nối vào mạch, trong trường hợp này rất dễ ảnh hưởng đến các linh kiện trên board mạch. Vì lí do đó một diode cầu được lắp thêm vào mạch, diode cầu đảm bảo cực tính của nguồn cấp cho mạch theo một chiều duy nhất, và nguời dùng cũng không cần quan tâm đến cực tính của nguồn khi nối vào ngõ IN nữa. Khối hiển thị (LED 7 đoạn). Khối hiển thị bao gồm các LED 7thanh(anode chung) có các đầu vào a,b,c,d,e,f,g của các LED được nối song song với nhau và nối với các chân của PA(từ chân PA0->PA6) có tác dụng làm cho LED hiển thị dạng số mong muốn. Và đầu còn lại của 6led 7thanh được nối với 6 chân E của transistor C828 và chân B của transistor nối với ORTC(từ PC0->PC5 của vi điều khiển), VĐK làm nhiệm vụ điều khiển cho từng LED sáng trong hoảng thời gian nhất định. Các khối mạch cần sử dụng trong mạch. Khối tạo nguồn. Đây là mạch dùng để tạo ra nguồn điện áp chuẩn +5V. Sử dụng IC7805. Đầu vào là điện áp xoay chiều sau khi được biến đổi qua máy biến thế, đưa vào bộ Diode chỉnh cầu để cho ra dòng điện một chiều (khoảng 9v-12v). Sau khi đi qua ổn áp IC7805 sẽ tạo ra nguồn áp chuẩn +5v cung cấp cho mạch. Khối Reset. Khối Reset có tác dụng đưa vi điều khiển về trạng thái ban đầu. Khi nút Reset được ấn điện áp +5v từ nguồn được nối vào chân Reset của vi điều khiển được chạy thẳng xuống chạy thẳng xuống mass. Lúc này điện áp tại chân Reset của vi điều khiển thay đổi đột ngột về 0, vi điều khiển nhận được sự thay đổi này và khởi động lại về trạng thái ban đầu. Khối điều khiển. Gồm 3 nút nhấn, hoạt động tương tự nút Reset. Khi ấn nút thì chân 2,3 được nối với chân 1,4 đưa điện áp xuống đất lúc này điện áp tại 2 chân 2,3 bằng 0 làm cho vi điều khiển nhận biết được sự thay đổi này và thực hiện lệnh cần điều khiển.Nút thứ nhất có tác dụng thiết đặt chế độ cho vi điều khiển làm việc bình thường hay chuyển sang chế độ cài đặt thời gian. Nút thứ hai làm tăng thời gian cần điều chỉnh, nút 3 làm giảm thời gian. Khối tạo xung. Đây là bộ dao động thạch anh có tác dụng tạo xung nhịp với tần số 12MHz cho VĐK hoạt động. Hai đầu này được nối vào 2chân XTAL1 và XTAL2 của VĐK. Khối hiển thị. Khối hiển thị bao gồm các LED 7thanh(anode chung) có các đầu vào a,b,c,d,e,f,g của các LED được nối song song với nhau và nối với các chân của PA(từ chân PA0->PA6) có tác dụng làm cho LED hiển thị dạng số mong muốn. Và đầu còn lại của 6led 7thanh được nối với 6 chân E của transistor C828 và chân B của transistor nối với PORTC(từ PC0->PC5 của vi điều khiển), VĐK làm nhiệm vụ điều khiển cho từng LED sáng trong khoảng thời gian nhất định. Khối tạo thời gian thực. DS1307 là một IC thời gian thực với nguồn cung cấp nhỏ, dùng để cập nhật thời gian và ngày tháng với 56 bytes SRAM. Địa chỉ và dữ liệu được truyền nối tiếp qua 2 đường bus 2 chiều. Nó cung cấp thông tin về giờ,phút,giây ,thứ,ngày ,tháng, năm.Ngày cuối tháng sẽ tự động được điều chỉnh với các tháng nhỏ hơn 31 ngày,bao gồm cả việc tự động nhảy năm. Đồng hồ có thể hoạt động ở dạng 24h hoặc 12h với chỉ thị AM/PM. Để không phải điều chình lại thời gian vào những lúc bị mất nguồn, có thể nối thêm 1pin khoảng 3V vào chân số 3 của IC DS1307 (sao cho chân + của pin nối vàoIC và chân của pin nối xuống đất). Hai chân 1 và 2 của DS1307 được nối vào bộ dao động thạch anh có tần số 32,768KHz để tạo dao động cho IC hoạt động. THIẾT KẾ PHẤN MỀM. Như đã trình bày trong phần thuật toán gaio tiếp và sơ đồ khối tổng quát, thì chương trình MAIN của chúng ta sẽ gồm 3 mục chính được mô tả cụ thể trong lưu đồ của chương trình MAIN ỏ hình. Giải thích lưu đồ chính này: Bắt đầu, chương trình sẽ gọi chương trình con đọc dữ liệu từ con DS1307 với chuẩn giao tiếp I2C bằng phương pháp đã được trình bày cụ thể ở mục 4 (thuật toán giao tiếp), sau đó, sẽ gọi chương trình con để quét Led 7 đoạn hiện thị 6 số: 2 số hiển thị giá trị của Giờ, 2 số hiển thị giá trị của Phút, 2 số hiển thị giá trị của Giây. Nếu phím MODE (chọn chế độ cài đặt) không được nhấn thì vòng lặp của chương trình này sẽ chạy vô tận. Nếu phím MODE được nhấn, nó sẽ nhảy tới chương trình con cài đặt giờ hay phút còn tùy thuộc vào số lần nhấn phím MODE. Sau đây ta đi vào chi tiết của tùng khối nhỏ. ĐỌC DỮ LIỆU TỪ DS1307 LƯU VÀO TRONG RAM CỦA 89S52 Xem lưu đồ chương trình như hình dưới. Ở đây, các chương trình con nhỏ hơn, chẳng hạn như: CTC SEND_START, SEND_STOP, SEND_BYTE, v.v. đã được đề cập đến trong mục 4 (thuật toán giao tiếp đã được đề cập ở trên). HIỂN THỊ BẰNG PHƯƠNG PHÁP QUÉT LED 7 ĐOẠN. CÀI ĐẶT THỜI GIAN . Trong lưu đồ giải thuật trên hình trên, cho chúng ta thấy, vòng lặp của chương trình sẽ chạy vô tận cho đến khi có phím MODE được ấn xuống. Khi đó, nó nhảy đến CTC để giải quyết việc cài đặt thời gian. Lưu đồ giải thuật của CTC xử lý cài đặt phím được thể hiện ở hình. - Lưu đồ CTC cài đặt giờ CTC cài đặt phút cũng có nguyên tắc tương tự như cài đặt giờ nên không được nói ra ở đây. Nhìn vào lưu đồ chúng ta thấy, ThanhGhi=02H, là địa chỉ của thanh ghi Giở trong con DS1307, như vậy, mục đích của việc định nghĩa ô nhớ ThanhGhi là để xác định địa chỉ thay đổi giá trị trong ô nhớ RAM của con DS1307. CTC cài đặt giờ sẽ lặp vô tận và CTC hiển thi giờ sẽ chỉ cho hiển thị 2 Led 7 đoạn, chỉ hiển thị giờ trong khi cài đặt, tất cả các đèn Led còn lại đều tắt hết. Trong khi CTC cài đặt đang chạy vô tận, nếu có phím INC hoặc DEC được nhấn thì nó sẽ nhảy đến CTC tăng hoặc giảm tùy vào phím được nhấn. CTC tăng giờ được chỉ ra ở hinh 22 bên dưới đây, nguyên tắc của CTC giảm giờ cũng như vậy. - Lưu đồ CTC tăng giờ Nếu nhấn phím tăng quá 23, thì chương trình sẽ đặt thời gian lại giá trị là 00h. CÁC LỆNH CƠ BẢN CỦA VI ĐIỀU KHIỂN. MOV CLR SETB RET JMP INC CJNE DJNZ CALL, DELEY RLC RRC CHƯƠNG TRÌNH NẠP CHO MẠCH. :10033A000A0BC0F9A4B0999282F8809001150001C5 :10034A001600011A00C185C180C182C181C183C161 :01035A00841E :0603C900E4FF0FBF14FC6D :0103CF00220B :0503D000D2900203C9F8 :0503D500C2900203C903 :0E03B300D291D290C2911203C9C290D291226F :0803C100C2911203D0D2912277 :0202C300AE0784 :1002C5007D01EE339206A2069291EE25E0FE120321 :1002D500D01203D50DBD09EAD2911203D0A2919295 :0602E500061203D5A2067B :0102EB0022F0 :10023000E4FE7D011203D0A2919207EE25E0FEA21A :1002400007E43342061203D50DBD09E8300604C2A7 :10025000918002D2911203D0C290D2911203C9AF01 :010260000697 :01026100227A :1002EC00AC05AB071203B37FD01202C3AF031202EB :1002FC00C3EC75F00A84C454F0FFEC75F00A84E585 :09030C00F04FFF1202C30203C10D :02029300AC07B6 :100295001203B37FD01202C3AF041202C31203B319 :1002A5007FD11202C3C206120230AE071203C1EE9D :0D02B500C4540F75F00AA4FFEE540F2FFF84 :0102C2002219 :04037D007F647E001B :10038100E4FDFCC3ED9FEE6480F8EC6480985007B7 :070391000DBD00010C80EC22 :010398002242 :03001B0002035C81 :10035C00C0E0C0D0C28E758DED758B780517E51792 :10036C00B46405751700B2B7C28FD28ED0D0D0E06E :01037C00324E :10000300AD08E4FF1202ECAD097F011202ECAD0A68 :050013007F020202EC77 :10031500E5157020E516B40106120003E4F516E4B0 :10032500FF1202938F087F011202938F097F021239 :0503350002938F0A2273 :1000E300E515600EB4010B64017035E51AC394285D :1000F300502EE50A75F00A84240BF8E6F5A0D280A9 :1001030012037DC28075A0FFE50A75F00A84740BA3 :1001130025F0F8E6F5A0D281120381C28175A0FF14 :10012300E515600EB4020B64027035E51AC394281A :10013300502EE50975F00A84240BF8E6F5A0D28267 :1001430012037DC28275A0FFE50975F00A84740B62 :1001530025F0F8E6F5A0D283120381C28375A0FFD0 :10016300E515600EB4030B64037035E51AC39428D8 :10017300502EE50875F00A84240BF8E6F5A0D28426 :1001830012037DC28475A0FFE50875F00A84740B21 :1001930025F0F8E6F5A0D285120381C28575A0FF8C :0101A3002239 :10001E00A2009205A2B4920030050F20000C051527 :10002E00E515D394034003E4F515E51524FE604071 :10003E00146073240260030200E2A2029201A2B5D0 :10004E00920275160130010F20020C050AE50AD343 :10005E0094174003E4F50AA2049203A2B692043068 :10006E00037220046F150AE50AF47068750A1722E8 :10007E00A2029201A2B5920275160130010F200262 :10008E000C0509E509D3943B4003E4F509A204925B :10009E0003A2B6920430033C2004391509E509F495 :1000AE00703275093B22A2029201A2B59202751618 :1000BE000130010F20020C0508E508D3943B4003E4 :1000CE00E4F508A2049203A2B692043003062004BB :0500DE0003E4F5082217 :10039900E50AB41714E509B43B0FE508B4380AE4D3 :0A03A900F50AF509F5081200032219 :10026200758910758DD9758BF0D2ABD2A9D2AF75C5 :10027200A888E4F5B8C28FD28E051A12001E1203A6 :10028200151200E3120399E51AB450EDE4F51A8051 :01029200E883 :030000000201A456 :0C01A400787FE4F6D8FD7581200201EBA5 :1001B000020262E493A3F8E493A34003F68001F201 :1001C00008DFF48029E493A3F85407240CC8C33350 :1001D000C4540F4420C8834004F456800146F6DF1F :1001E000E4800B010204081020408090033AE47E72 :1001F000019360BCA3FF543F30E509541FFEE49314 :10020000A360010ECF54C025E060A840B8E493A3DA :10021000FAE493A3F8E493A3C8C582C8CAC583CA05 :10022000F0A3C8C582C8CAC583CADFE9DEE780BEBD :01035B0000A1 :00000001FF

Các file đính kèm theo tài liệu này:

  • docĐỒ ÁN ĐỒNG HỒ THỜI GIAN THỰC.doc
  • rar176906_Đồ án thiết _.rar
  • pptbai thuyet trinh.ppt
Luận văn liên quan