Luận văn Nghiên cứu hiệu ứng kênh ngắn trong các tranzito trường xuyên hầm với cấu trúc dị chất Si/SiGe sử dụng phương pháp mô phỏng hai chiều

ện thế cực cổng thấp, độ rộng rào xuyên hầm ở vùng chuyển tiếp giữa cực nguồn và kênh lớn làm cho xác suất xuyên hầm rất nhỏ do đó TFET ở trạng thái tắt và khi điện thế cực cổng lớn, giản đồ năng lượng ở kênh bị kéo xuống làm cho độ dốc của kênh năng lượng tại lớp chuyển tiếp nguồn- kênh rất lớn. Do đó, độ rộng hàng rào hẹp lại làm cho electron có thể xuyên hầm qua vùng cấm để thiết lập trạng thái mở. Tóm lại, ở MOSFET điện thế cực cổng điều khiển độ cao của rào thế nhiệt, còn ở TFET do điện thế cực cổng điều khiển độ 19 -50 0 50 100 150 200 250 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y ( eV ) Distance to Source (nm) Thermal Barrier MOSFET Vds = 1 V Source Drain ON-state OFF-state (a) -50 0 50 100 150 200 250 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y ( eV ) Distance to Source (nm) Tunnel Width TFET Vds = 1 V Source Drain ON-state OFF-state (b) Hình 3.3. Giản đồ năng lượng của (a) MOSFET và (b) TFET tại các trạng thái tắt và mở ở chiều dài kênh Lg=200 nm. rộng của rào xuyên hầm để quyết định trạng thái tắt hay mở. 3.1.2 Hiệu ứng kênh ngắn Hiệu ứng kênh ngắn của TFET và MOSFET sẽ được thấy thông qua quan sát đặc tính dòng-thế của linh kiện ứng với các chiều dài kênh khác nhau như hình 3.4. Với linh kiện MOSFET trong hình 3.4(a), dòng điện tắt và độ dốc dưới ngưỡng bắt đầu tăng đáng kể khi chiều dài kênh giảm xuống 200 nm. Sự tăng đó càng mạnh khi chiều dài kênh giảm xuống dưới 100 nm, dẫn đến đặc tính hoạt động tắt-mở của MOSFET bị suy giảm nghiêm trọng. Hiệu ứng kênh ngắn của TFET được quan sát 20 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -19 10 -17 10 -15 10 -13 10 -11 10 -9 10 -7 10 -5 10 -3 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) MOSFETs (a) Vds = 1 V 3.9εox  ND = 10 20 cm-3 Channel Length (Lg = 300, 200, 140, 110, 90, 70 nm) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Si TFETs (b) Vds = 1 V 3.9εox  ND = 10 20 cm-3 Channel Length (Lg = 150, 80, 40, 30, 20, 15 nm) nm) Hình 3.4. Đặc tính dòng-thế của (a) MOSFET và (b) TFET với chiều dài kênh khác nhau. trong hình 3.4 (b), nhưng dòng điện tắt và độ dốc dưới ngưỡng chỉ tăng đáng kể khi chiều dài kênh được rút ngắn dưới 40 nm. Tuy nhiên, khi chiều dài kênh của TFET giảm xuống dưới 30 nm thì hiệu ứng kênh ngắn tăng rất nhanh vì dòng điện tắt và độ dốc dưới ngưỡng tăng nhanh làm suy giảm đặc tính tắt-mở của linh kiện. Như vậy, khả năng thu nhỏ của TFET lớn hơn MOSFET. Có thể giải thích hiệu ứng kênh ngắn của MOSFET và TFET thông qua giản đồ năng lượng ở trạng thái tắt của cả hai linh kiện ứng với các chiều dài kênh khác nhau được chỉ ra trong hình 3.5. Với MOSFET, khi chiều dài kênh giảm từ 200 nm xuống 100 nm, điện thế máng có ảnh hưởng đáng kể đến vùng chuyển tiếp nguồn- 21 -50 0 50 100 150 200 250 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y ( eV ) Distance to Source (nm) Thermal Barrier MOSFETs Vds = 1 V Source Drain Channel Length Lg = 200 nm Lg = 100 nm (a) OFF-state (Vgs = 0.5 V) -10 -5 0 5 10 15 20 25 30 35 40 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y ( eV ) Distance to Source (nm) Tunnel Width TFETs Vds = 1 V Source Drain Channel Length Lg = 30 nm Lg = 20 nm (b) OFF-state (Vgs = 0.5 V) Hình 3.5. Giản đồ năng lượng của (a) MOSFET và (b) TFET tại trạng thái tắt với chiều dài kênh khác nhau. kênh làm rào thế hạ xuống đáng kể. Do đó, có nhiều electron di chuyển từ cực nguồn đến cực máng hơn làm cho dòng điện tắt và độ dốc dưới ngưỡng của linh kiện MOSFET kênh ngắn 100 nm lớn hơn linh kiện kênh dài 200 nm. Với TFET, khi giảm chiều dài kênh từ 30 nm xuống 20 nm sẽ làm tăng độ dốc của giản đồ năng lượng và do đó làm thu hẹp độ rộng của rào xuyên hầm dẫn đến xác suất xuyên hầm lớn hơn. Vì vậy, dòng điện tắt và độ dốc dưới ngưỡng của linh kiện tăng rất mạnh khi chiều dài kênh giảm xuống dưới 30 nm. Tóm lại, hiệu ứng kênh ngắn trong MOSFET là do sự hạ thấp của rào thế nhiệt còn trong TFET là do sự thu hẹp lại của 22 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Channel Length (Lg = 60, 40, 30, 20, 15, 10 nm) Si TFETs TFETs Vds = 1 V 3.9εox  ND = 10 20 cm-3 Hình 3.6. Đặc tính dòng-thế của các TFET với chiều dài kênh khác nhau. rào xuyên hầm. Cả hai hiệu ứng này đều là do điện thế cực máng cảm ứng tới thế của vùng kênh dẫn. 3.2 Sự phụ thuộc vào các tham số linh kiện của hiệu ứng kênh ngắn 3.2.1 Điện môi cổng Trong mục này, sự phụ thuộc vào điện môi cổng của hiệu ứng kênh ngắn trong TFET loại n với cấu trúc tương tự như hình 3.1b đã được khảo sát. Hình 3.6 trình bày đặc tính dòng-thế của các TFET ứng với chiều dài kênh thay đổi từ 60 nm xuống 10 nm sử dụng điện môi cổng ε = 3.9 (SiO2). Khi chiều dài kênh giảm từ 60 nm xuống 10 nm dòng điện mở tăng, dòng điện tắt với độ dốc dưới ngưỡng bắt đầu tăng đáng kể khi chiều dài kênh nhỏ hơn 40 nm và tăng mạnh khi chiều dài kênh giảm dưới 30 nm. Để giải thích nguyên nhân gây ra hiệu ứng kênh ngắn trong linh kiện này, ta quan sát giản đồ năng lượng ở trạng thái tắt của các TFET với các chiều dài kênh 30 nm và 20 nm. Qua giản đồ năng lượng hình 3.7, độ rộng xuyên hầm của TFET với chiều dài kênh 30 nm lớn hơn nhiều so với độ rộng xuyên hầm của TFET với chiều dài kênh là 20 nm, điều này là do chiều dài kênh của TFET giảm từ 30 nm xuống 20 nm đã làm tăng độ dốc của giản đồ năng lượng, dẫn đến độ rộng hàng rào được thu hẹp lại phía kênh và máng nên xác suất xuyên hầm từ khu vực kênh sang máng của linh kiện với chiều dài kênh là 20 nm lớn hơn 30 nm. Vì 23 -5 0 5 10 15 20 25 30 35 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er gy ( eV ) Distance to Source (nm) TFETs Channel Length: Lg=20 nm Lg=30 nm Vds = 1 V 3.9εox  ND = 10 20 cm-3 OFF-state (Vgs = 0.5 V) Source Drain Barrier Width Tunneling Direction Hình 3.7. Giản đồ năng lượng tại trạng thái tắt của các TFET với chiều dài kênh khác nhau. vậy, dòng điện tắt và độ dốc dưới ngưỡng của linh kiện TFET tăng mạnh khi chiều dài kênh giảm xuống dưới 30 nm, đã làm suy giảm nghiêm trọng đặc tính tắt-mở của linh kiện. Hình 3.8 phác họa đặc tính dòng-thế của các TFET ứng với chiều dài kênh giảm từ 60 nm xuống 10 nm, với lớp ô-xít có hằng số điện môi cổng ε = 9 (hình 3.8a) và ε = 21 (hình 3.8b). Tại hiệu điện thế cổng-nguồn lớn (Vgs=3 V), dòng điện mở tăng khi hằng số điện môi cổng tăng và ở cùng một giá trị hiệu điện thế cổng-nguồn thấp (Vgs=0.5 V) dòng điện tắt và độ dốc dưới ngưỡng của linh kiện hầu như không đổi khi điện môi cổng thay đổi. Như vậy, với cấu trúc TFET đơn cổng sử dụng vật liệu silicon, điện môi cổng không làm ảnh hưởng đến hiệu ứng kênh ngắn. Có thể giải thích kết quả mô phỏng trong hình 3.8 thông qua giản đồ năng lượng của các TFET ở trạng thái mở (hình 3.9a) và trạng thái tắt (hình 3.9b) với điện môi cổng ε = 3.9, ε = 21 tại chiều dài kênh ngắn Lg=20 nm. Trong trạng thái mở hình 3.9(a), khi hằng số điện môi cổng tăng từ 3.9 lên 21 đã làm điện dung lớp ô-xít tăng, dẫn đến dung kháng (Zc) của lớp ô-xít giảm, hiệu điện thế cổng-nguồn (Vgs=2 V) rơi vào lớp ô-xít càng nhỏ và hiệu thế cổng-nguồn điều khiển giản đồ năng lượng tốt hơn, làm cho rào xuyên hầm sát lớp ô-xít giảm mạnh. Do đó, độ rộng xuyên hầm của TFET với điện môi ε = 21 nhỏ hơn TFET với 24 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 60, 40, 30, 20, 15, 10 nm) Si TFETs Vds = 1 V 9εox  ND = 10 20 cm-3 (a) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Channel Length (Lg = 60, 40, 30, 20, 15, 10 nm) Si TFETs Vds = 1 V 21εox  ND = 10 20 cm-3 (b) Hình 3.8. Đặc tính dòng-thế của các TFET sử dụng vật liệu ô-xít cực cổng có (a) = và (b) = với chiều dài kênh khác nhau. điện môi ε = 3.9 nên dòng điện mở tăng khi hằng số điện môi cổng tăng. Tại trạng thái tắt hình 3.9(b), ở khu vực xa kênh hiệu điện thể cổng-nguồn không cảm ứng tới rào xuyên hầm nên giản đồ năng lượng không bị ảnh hưởng khi hằng số điện môi cổng tăng từ 3.9 lên 21. Hay nói cách khác, điện môi cổng chỉ ảnh hưởng đến khu vực gần kênh nên ở khu vực xa kênh rào xuyên hầm không phụ thuộc vào hằng số điện môi. Do đó, dòng điện tắt của các TFET như nhau khi hằng số điện môi cổng thay đổi. 3.2.2 Nồng độ máng 25 -5 0 5 10 15 20 25 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er gy ( eV ) Distance to Source (nm) TFETs Vds = 1 V Lg = 20 nm ND = 10 20 cm-3 ON-state (Vgs = 2 V) Source Drain (a) Barrier Width Tunneling Direction ox = 3.9 ox = 21 -5 0 5 10 15 20 25 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er gy ( eV ) Distance to Source (nm) TFETs ox = 3.9 ox = 21 Vds = 1 V Lg = 20 nm ND = 10 20 cm-3 OFF-state (Vgs = 0.5 V) Source Drain (b) Barrier Width Tunneling Direction Hình 3.9. Giản đồ năng lượng của TFET tại (a) trạng thái mở và (b) trạng thái tắt với điện môi cổng khác nhau. Hình 3.10 biểu diễn đặc tính dòng-thế của các TFET dùng điện môi cổng ε = 21, ứng với các chiều dài kênh thay đổi từ 60 nm xuống 10 nm, với nồng độ cực máng 1019 cm-3 (a) và 5×1018 cm-3 (b) được sử dụng để khảo sát sự phụ thuộc vào nồng độ cực máng của hiệu ứng kênh ngắn. Với chiều dài kênh giảm từ 60 nm xuống 30 nm, đặc tính tắt-mở của linh kiện ở cả hai nồng độ trong hình 3.10(a) và hình 3.10(b) đều hoạt động tốt. Nhưng khi chiều dài kênh giảm dưới 30 nm dòng điện tắt và độ dốc dưới ngưỡng trong hình 3.10(a) tăng mạnh. Do vậy, hiệu ứng kênh ngắn của TFET với cực máng được pha tạp nặng ở nồng độ 1019 cm-3 là tương 26 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 60, 40, 30, 20, 15, 10 nm) Si TFETs Vds = 1 V 21εox  ND = 10 19 cm-3 (a) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 60, 40, 30, 20, 15, 10 nm) Si TFETs Vds = 1 V 21εox  ND = 5×10 18 cm-3 (b) Hình 3.10. Đặc tính dòng-thế của các TFET với nồng độ máng (a) ND=10 19 cm-3 và (b) ND=5×10 18 cm-3 có chiều dài kênh khác nhau. đối rõ rệt. Khi cực máng được pha tạp với nồng độ 5×1018 cm-3 (hình 3.10b), TFET ở chiều dài kênh Lg=30 nm có độ dốc dưới ngưỡng và dòng điện tắt nhỏ hay đặc tính hoạt động tắt-mở tốt. Kết quả hình 3.10 cho thấy nồng độ cực máng đóng vai trò quan trọng trong việc kiểm soát hiệu ứng kênh ngắn của linh kiện và dòng điện mở tăng nhỏ khi nồng độ cực máng giảm. Như vậy, việc lựa chọn nồng độ cực máng thích hợp sẽ giúp giảm thiểu hiệu ứng kênh ngắn trong việc thu nhỏ kích thước vật lý linh kiện. Hình 3.11 biểu diễn giản đồ năng lượng của các TFET ở trạng thái tắt với 27 -5 0 5 10 15 20 25 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y (e V ) Distance to Source (nm) TFETs Vds = 1 V 21εox  Lg = 20 nm OFF-state (Vgs = 0.5 V) Source Drain Barrier Width Tunneling Direction ND=10 20 cm-3 ND =5×10 18 cm-3 Hình 3.11. Giản đồ năng lượng của các TFET tại trạng thái tắt với nồng độ máng khác nhau. nồng độ cực máng 1020 cm-3 và 5×1018 cm-3 tại chiều dài kênh Lg=20 nm để giải thích sự ảnh hưởng của nồng độ cực máng đến hiệu ứng kênh ngắn. Khi cực máng của TFET được pha tạp với nồng độ lớn 1020 cm-3 thì vùng nghèo ở cực máng hẹp, lúc này sự phân bố điện trường dọc theo chiều dài của TFET từ nguồn đến kênh, hiệu điện thế máng-nguồn chủ yếu rơi vào khu vực kênh nên độ rộng rào xuyên hầm hẹp và do đó có nhiều electron xuyên hầm từ cực nguồn đến cực máng làm dòng điện tắt lớn. Còn khi máng được pha tạp với nồng độ nhỏ 5×1018 cm-3, điện trường tại lớp chuyển tiếp cực máng giảm làm độ cong của rào xuyên hầm thoải hơn dẫn đến độ rộng xuyên hầm lớn, lúc này có ít electron có thể xuyên hầm qua vùng cấm nên dòng điện tắt nhỏ. 3.3 Sự phụ thuộc vào cấu trúc linh kiện của hiệu ứng kênh ngắn Để nghiên cứu cơ chế vật lý và sự phụ thuộc vào cấu trúc linh kiện của hiệu ứng kênh ngắn, ta xét cấu trúc đặc trưng (a) SOI TFET (silicon on insulator tunnel field-effect transistor) và (b) TFET lưỡng cổng (double-gate TFET) như hình 3.12. Khác với cấu trúc TFET như đã xét ở trên, SOI TFET với máng-kênh-nguồn có độ dày 10 nm và thay vì sử dụng Si cho toàn bộ khu vực nền của linh kiện, TFET được thiết kế với một lớp cách điện SiO2 có độ dày 50 nm dưới máng-kênh-nguồn để giảm điện dung ký sinh và cải thiện hiệu suất linh kiện, dưới lớp cách điện SiO2 là 28 Si SiO2 Source HfO2 Gate SOI TFET p(1020cm-3) n(10 17cm-3) n(5×1018cm-3) Drain (a) Si Source HfO2 Gate Double-Gate TFET p(1020cm-3) n(1017cm-3) Si n(5×1018cm-3) Drain (b) Gate Hình 3.12. Cấu trúc đặc trưng của các TFET với cấu trúc (a) SOI và (b) TFET lưỡng cổng. vật liệu bán dẫn Si có độ dày 100 nm. Cấu trúc TFET lưỡng cổng có các tham số đã cho như hình 3.12(b) với độ dày linh kiện 10 nm. Hình 3.13 trình bày đặc tính dòng-thế của các TFET với cấu trúc (a) SOI và (b) lưỡng cổng có chiều dài kênh thay đổi từ 30 nm xuống 5 nm. Hình này cho thấy dòng điện mở của cả hai linh kiện có độ lớn gần như nhau, đặc tính tắt-mở ở cấu trúc SOI TFET và TFET lưỡng cổng đều hoạt động tốt khi chiều dài kênh giảm từ 30 nm xuống 15 nm. Tại cùng hiệu điện thế cổng-nguồn nhỏ, dòng điện tắt và độ dốc dưới ngưỡng của SOI TFET tăng đáng kể khi chiều dài kênh giảm dưới 15 nm, còn với cấu trúc TFET lưỡng cổng dòng điện tắt và độ dốc dưới ngưỡng chỉ tăng đáng kể khi giảm chiều dài kênh dưới 10 nm. Sự khác nhau trong hiệu ứng kênh ngắn giữa hai cấu trúc linh kiện sẽ được giải thích bằng giản đồ năng lượng hình 3.14 tại trạng thái tắt của cấu trúc SOI TFET và TFET lưỡng cổng với chiều dài kênh ngắn Lg=10 nm. Vì hiệu ứng kênh ngắn chỉ xảy ra ở khu vực xa kênh nên ở cấu trúc SOI TFET hiệu ứng kênh ngắn xảy ra ngay trên lớp SOI và xảy ra ở khu vực giữa kênh đối với TFET lưỡng cổng. Tại các vị trí này khả năng điều khiển của hiệu điện thế cổng-nguồn lên rào xuyên hầm của SOI TFET kém hơn của TFET lưỡng cổng. Do đó, độ rộng rào xuyên của SOI TFET nhỏ hơn độ rộng rào xuyên 29 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -18 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) SOI TFETs Vds = 1 V 21εox  ND = 5×10 18 cm-3 (a) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -18 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) Double Gate TFETs Vds = 1 V 21εox  ND = 5×10 18 cm-3 (b) Hình 3.13. Đặc tính dòng-thế của các TFET với cấu trúc (a) SOI và (b) lưỡng cổng có chiều dài kênh khác nhau. hầm của TFET lưỡng cổng đã làm cho dòng điện tắt và độ dốc dưới ngưỡng của SOI TFET tương ứng lớn hơn so với cấu trúc TFET lưỡng cổng. Như vậy, hiệu ứng kênh ngắn trong các TFET lưỡng cổng tốt hơn so với SOI TFET. 3.4 Sự phụ thuộc vào vật liệu linh kiện của hiệu ứng kênh ngắn. TFET đồng nhất (homojunction TFET) là một cấu trúc đơn giản của linh kiện TFET có nguồn, kênh và máng cùng sử dụng một loại vật liệu bán dẫn. Với cấu trúc đặc trưng của TFET lưỡng cổng như hình 3.12b sử dụng vật liệu Si1-xGex cho cả các khu vực nguồn, kênh và máng đã được sử dụng để khảo sát sự phụ thuộc vào vật 30 -5 0 5 10 15 20 25 30 35 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y (e V ) Distance to Source (nm) TFETs Double Gate SOI Vds = 1 V 21εox  Lg = 10 nm ND = 5×10 18 cm-3 OFF-state (Vgs = 0.5 V) Source Drain Barrier Width Tunneling Direction Hình 3.14. Giản đồ năng lượng tại trạng thái tắt của các TFET với cấu trúc khác nhau. liệu có độ rộng vùng cấm nhỏ của hiệu ứng kênh ngắn trong TFET đồng nhất. Hình 3.15 biểu diễn đặc tính dòng-thế của các TFET sử dụng vật liệu Si0.7Ge0.3 (a) có độ rộng vùng cấm Eg=0.9 eV và Si0.3Ge0.7 (b) có Eg=0.67 eV với chiều dài kênh giảm từ 30 nm xuống 5 nm. Tại hiệu điện thế cổng-nguồn như nhau, dòng điện mở tăng đáng kể khi nồng độ Ge tăng do vật liệu Si0.3Ge0.7 có độ rộng vùng cấm nhỏ hơn độ rộng vùng cấm của Si0.7Ge0.3 làm xác suất xuyên hầm của electron từ vùng hóa trị sang vùng dẫn lớn. Tuy nhiên, khi linh kiện sử dụng vật liệu có độ rộng vùng cấm nhỏ đã làm tăng hiệu ứng kênh ngắn do dòng rò xuyên hầm trực tiếp tại lớp chuyển tiếp nguồn-cổng và dòng rò lưỡng cực (ambipolar leakage current) tăng. Hình 3.16 trình bày giản đồ năng lượng tại trạng thái tắt của các TFET sử dụng vật liệu Si1-xGex với x=0.3 và x=0.7 có chiều dài kênh ngắn Lg=10 nm. Dòng điện tắt của linh kiện sử dụng vật liệu Si1-xGex là dòng phân cực ngược của các hạt thiểu số tại lớp chuyển tiếp giữa máng-kênh. Khi nồng độ Ge tăng (x tăng) vật liệu có độ rộng vùng cấm giảm nên dòng phân cực ngược tăng, làm dòng điện tắt và độ dốc dưới ngưỡng tăng. Như vậy, sử dụng các vật liệu có vùng cấm nhỏ làm tăng đáng kể dòng dẫn trong linh kiện TFET. Tuy nhiên, với cấu trúc TFET đồng nhất sử dụng vật liệu có độ rộng vùng cấm nhỏ lại không phù hợp do hạn chế của dòng rò lớn làm ảnh hưởng nghiêm trọng đến hiệu ứng kênh ngắn của TFET. 31 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 10 -4 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) Si0.7Ge0.3 TFETs Vds = 1 V 21εox  ND = 5×10 18 cm-3 (a) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 10 -4 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) Si0.3Ge0.7 TFETs Vds = 1 V 21εox  ND = 5×10 18 cm-3 (b) Hình 3.15. Đặc tính dòng-thế của các TFET sử dụng vật liệu (a) Si0.7Ge0.3 và (b) Si0.3Ge0.7 với chiều dài kênh khác nhau. 3.5 Sự phụ thuộc vào hiệu điện thế máng-nguồn linh kiện của hiệu ứng kênh ngắn. Đặc tính dòng-thế của các TFET sử dụng vật liệu Si0.3Ge0.7 ở hiệu điện thế máng-nguồn (a) 0.7 V và (b) 0.4 V có chiều dài kênh thay đổi từ 30 nm xuống 5 nm như hình 3.17. Dòng điện mở của các linh kiện giảm khi hiệu điện thế máng-nguồn giảm từ 0.7 V xuống 0.4 V, đồng thời độ dốc dưới ngưỡng và dòng điện tắt giảm tại cùng chiều dài kênh. Sử dụng hiệu điện thế cổng-nguồn nhỏ làm giảm tối thiểu dòng rò xuyên hầm khi thu nhỏ chiều dài kênh các linh kiện TFET. Để làm sáng tỏ 32 -5 0 5 10 15 20 25 30 35 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er g y (e V ) Distance to Source (nm) TFETs Si0.7Ge0.3 Si0.3Ge0.7 Vds = 1 V 21εox  Lg = 10 nm ND = 5×10 18 cm-3 OFF-state (Vgs = 0.5 V) Source Drain Barrier Width Tunneling Direction Hình 3.16. Giản đồ năng lượng tại trạng thái tắt của các TFET sử dụng vật liệu khác nhau. sự phụ thuộc vào hiệu điện thế máng-nguồn của hiệu ứng kênh ngắn, hình 3.18 trình bày giản đồ năng lượng tại trạng thái tắt của các TFET có chiều dài kênh ngắn Lg=10 nm ở hiệu điện thế máng-nguồn VDS=0.7 V và VDS=1 V. Hiệu hai mức Fermi của hai khu vực nguồn và máng bằng hiệu điện thế máng-nguồn VDS. Khi hiệu điện thế máng-nguồn lớn (VDS=1 V ), cửa sổ xuyên hầm lớn nên có nhiều electron xuyên hầm, đồng thời độ rộng xuyên hầm nhỏ làm cho xác suất xuyên hầm của electron lớn, dòng rò xuyên hầm lớn. Ngược lại, khi hiệu điện thế máng-nguồn thấp hơn (VDS=0.7 V), cửa sổ xuyên hầm nhỏ hơn, độ rộng xuyên hầm lớn hơn nên có ít electron xuyên hầm qua vùng cấm, dòng rò nhỏ hơn so với dòng rò tại VDS=1 V. Vậy hiệu điện thế máng-nguồn có vai trò quan trọng trong việc giảm hiệu ứng kênh ngắn khi thu nhỏ các TFET. Tuy nhiên, cần phải điều chỉnh VDS có độ lớn thích hợp để giảm thiểu hiệu ứng kênh ngắn đồng thời vẫn đảm bảo dòng điện mở phù hợp với các linh kiện TFET. 33 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 10 -4 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) Si0.3Ge0.7 TFETs Vds = 0.7 V 21εox  ND = 5×10 18 cm-3 (a) 0.0 0.5 1.0 1.5 2.0 2.5 3.0 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 10 -4 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 20, 15, 10, 5 nm) Si0.3Ge0.7 TFETs Vds = 0.4 V 21εox  ND = 5×10 18 cm-3 (b) Hình 3.17. Đặc tính dòng-thế của các TFET ở hiệu điện thế máng-nguồn (a) 0.7 V và (b) 0.4 V với chiều dài kênh khác nhau. 34 -5 0 5 10 15 20 25 30 35 -1.5 -1.0 -0.5 0.0 0.5 1.0 E le ct ro n E n er gy ( eV ) Distance to Source (nm) TFETs Vds=0.7 V Vds=1 V Lg = 10 nm 21εox  ND = 5×10 18 cm-3 OFF-state (Vgs = 0.5 V) Source Drain Barrier Width Tunneling Direction Hình 3.18. Giản đồ năng lượng tại trạng thái tắt của các TFET sử dụng hiệu điện thế máng- nguồn khác nhau. 35 CHƯƠNG 4: HIỆU ỨNG KÊNH NGẮN TRONG CÁC TFET CẤU TRÚC DỊ CHẤT Si/SiGe LOẠI P VÀ N Để đáp ứng cho các thiết bị có công suất tiêu thụ thấp, kích thước vật lý nhỏ và đặc tính hoạt động tắt-mở lý tưởng trong tương lai thì hiệu ứng kênh ngắn trong các TFET đang là mối quan tâm hàng đầu để nghiên cứu thiết kế cấu trúc linh kiện TFET. Như ta đã biết, dòng điện mở chủ yếu là dòng xuyên hầm từ nguồn đến kênh, dòng lưỡng cực là dòng xuyên hầm từ kênh qua máng đối với TFET loại n và dòng xuyên hầm từ kênh qua nguồn đối với TFET loại p. Cho nên xác suất xuyên hầm phụ thuộc rất lớn vào độ cao và độ rộng của rào xuyên hầm. Với hiệu ứng kênh ngắn trong TFET được khảo sát ở chương 3 đã đưa ra được xu hướng thiết kế cấu trúc linh kiện với các tham số như: điện môi cổng cao, nồng độ pha tạp cực máng và hiệu điện thế máng-nguồn thấp, cấu trúc lưỡng cổng đã có ích trong việc giảm hiệu ứng kênh ngắn. Mặt khác, việc tăng dòng điện mở cho TFET cũng là một thách thức quan trọng cần được nghiên cứu, việc sử dụng chất bán dẫn có độ rộng vùng cấm nhỏ giúp tăng dòng điện mở nhưng lại gây ra dòng rò xuyên hầm lớn, điều này làm cho đặc tính tắt-mở của linh kiện xấu đi. Do vậy, người ta đã hướng đến việc sử dụng cấu trúc dị chất Si/SiGe làm tăng dòng điện mở và hạn chế dòng rò. Ngoài ra, để thu nhỏ chiều dài kênh dưới 10 nm mà đặc tính tắt-mở của linh kiện vẫn tốt, đòi hỏi phải có kỹ thuật tiên tiến hơn trong việc thiết kế cấu trúc với các tham số phù hợp. Hiệu ứng kênh ngắn trong các TFET cấu trúc dị chất Si/SiGe loại n và loại p sẽ được thảo luận trong chương này. 4.1 Tăng dòng dẫn nhờ cấu trúc Si/SiGe Hình 4.1 phác họa cấu trúc đặc trưng Si/SiGe TFET với nguồn sử dụng vật liệu Si1-xGex có độ rộng vùng cấm nhỏ làm electron dễ dàng xuyên hầm từ nguồn sang kênh dẫn đến dòng điện mở tăng, kênh và máng sử dụng chất bán dẫn Si có độ rộng vùng cấm lớn để làm giảm xác suất xuyên hầm từ kênh qua máng. Đồng thời mặt chuyển tiếp Si/SiGe lùi vào trong khu vực kênh 2 nm làm tăng dòng điện mở và giảm thiểu dòng rò [39]. Hình 4.2 biểu diễn đặc tính dòng-thế của các TFET ở chiều dài kênh 30 nm sử 36 Source HfO2 Gate TFET Si Si1-xGex p+(1020cm-3) n(10 17 cm-3) n+(5×1018 cm-3) Drain Hình 4.1. Cấu trúc đặc trưng Si/SiGe TFET. dụng cấu trúc Si/Si1-xGex với giá trị x thay đổi từ 0 đến 0.7. Nồng độ Ge tăng dòng điện mở tăng và khi x=0.7 dòng rò tăng hai bậc so với dòng rò tại x=0, x=0.3 nhưng độ lớn dòng rò này vẫn ở mức không đáng kể. Khi chất bán dẫn được pha tạp với nồng độ lớn hơn thì có nhiều tạp chất hơn dẫn đến có nhiều hạt thiểu số nhảy từ vùng hóa trị qua vùng cấm lên vùng dẫn hơn. Các hạt thiểu số phụ thuộc vào độ rộng vùng cấm, khi cùng giá trị x xác định chất bán dẫn có độ rộng vùng cấm xác định và không phụ thuộc vào hiệu điện thế cổng-nguồn nên dòng rò nằm ngang trong từng trường hợp x. Để giải thích nguyên nhân tăng dòng dẫn nhờ cấu trúc Si/SiGe TFET có thể thông qua giản đồ năng lượng của các TFET ở trạng thái mở sử dụng cấu trúc Si/Si1-xGex với giá trị x=0 và x=0.7 như trong hình 4.3 tại chiều dài kênh Lg=30 nm. Vì chất bán dẫn Si0.3Ge0.7 có độ rộng vùng cấm Eg=0.67 eV nhỏ hơn độ rộng vùng cấm Eg=1.12 eV của Si nên khi linh kiện có cùng chiều dài kênh Lg=30 nm và hiệu điện thế cổng-nguồn xác định Vgs=0.7 V thì khoảng cách giữa mức năng lượng thấp nhất của vùng dẫn (Ec) và mức năng lượng cao nhất của vùng hóa trị (Ev) tại VDS=0.7 V ở khu vực nguồn của Si0.3Ge0.7 nhỏ hơn khoảng cách giữa mức Ec và mức Ev ở khu vực nguồn của Si. Do đó, độ cao và độ rộng rào xuyên hầm của Si1- xGex với nồng độ Ge x=0.7 nhỏ hơn đáng kể so với độ cao và độ rộng rào xuyên hầm khi nồng độ Ge x=0. Nên khi nguồn sử dụng Si0.3Ge0.7 điện tử dễ dàng xuyên hầm từ nguồn đến kênh hơn so với nguồn sử dụng Si. Vậy với cấu trúc dị chất Si/Si1-xGex dòng điện dẫn tăng khi nồng độ Ge tăng đồng thời hạn chế dòng rò lưỡng cực xuyên hầm. 37 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 10 -18 10 -17 10 -16 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Si/Si1-xGex TFETs Vds = 0.7 V Lg = 30 nm ND = 5×10 18 cm-3 x=0 x=0.3 x=0.7 Hình 4.2. Đặc tính dòng-thế của các TFET sử dụng cấu trúc Si/Si1-xGex với giá trị x khác nhau. 4.2 TFET dùng chuyển tiếp dị chất gián đoạn Si/SiGe. Hình 4.4 phác họa cấu trúc đặc trưng của các TFET (a) loại n và (b) loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7. Độ dày tới hạn của vật liệu Si1-xGex (critical layer thickness) là một tham số quan trọng trong chế tạo linh kiện TFET. Theo kết quả đã được chứng minh [40], độ dày tới hạn giảm khi nồng độ Ge tăng. Do đó, trong cấu trúc TFET dùng chuyển tiếp dị chất gián đoạn Si/SiGe chỉ sử dụng nồng độ Ge được giới hạn đến 0.7 vì nếu nồng độ Ge cao hơn sẽ ảnh hưởng xấu đến đặc tính hoạt động và gây khó khăn trong việc chế tạo các linh kiện TFET. Sử dụng dị chất Si0.6Ge0.4/Si0.3Ge0.7 với nồng độ Ge lệnh nhau 0.3 đã giúp cải thiện dòng điện mở, đồng thời hạn chế dòng rò và độ dốc dưới ngưỡng [41]. Cấu trúc TFET lưỡng cổng với độ dày linh kiện 10 nm và lớp ô-xít cực cổng có độ dày 3 nm sử dụng HfO2 không chỉ giảm được hiệu ứng kênh ngắn mà còn duy trì được hiệu ứng giam giữ lượng tử tối thiểu [42]. Với TFET loại n, khi hiệu điện thế cổng-nguồn xác định nếu nguồn được pha tạp với nồng độ càng lớn thì vùng nghèo càng hẹp, làm độ dốc tại lớp chuyển tiếp nguồn-kênh p-n càng lớn, khi đó độ rộng vùng cấm trở nên hẹp hơn dẫn đến điện tử dễ dàng xuyên hầm từ nguồn đến kênh khiến dòng điện mở càng lớn. Còn nếu máng được pha tạp với nồng độ thấp, độ rộng xuyên hầm lớn làm giảm xác suất xuyên hầm từ kênh qua máng. Do đó, trong các cấu trúc TFET này, 38 -10 -5 0 5 10 15 20 -2.5 -2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 E le ct ro n E n er gy ( eV ) Distance to Source (nm) TFETs Si/Si1-xGex: x=0 x=0.7 Vds = 0.7 V Lg = 30 nm ND = 5×10 18 cm-3 ON-state (Vgs = 0.7 V) Source Drain Barrier Height Barrier Width Tunneling Direction Hình 4.3. Giản đồ năng lượng của các TFET tại trạng thái mở sử dụng cấu trúc Si/Si1-xGexvới giá trị x khác nhau. nguồn được pha tạp nặng loại p ở nồng độ 1020 cm-3 để làm tăng dòng điện mở và pha tạp loại n ở nồng độ 5×1018 cm-3 cho cực máng để giảm dòng rò xuyên hầm [43]. Vùng kênh pha tạp loại n với nồng độ 1017 cm-3 và độ biên thiên tạp chất 2 nm/decade được giả định tại tất cả các lớp chuyển tiếp p-n. Với TFET loại p, loại tạp chất và độ lớn nồng độ pha tạp ngược lại với TFET loại n. Trong các TFET loại n và loại p, mặt chuyển tiếp dị chất đều được lùi vào trong khu vực kênh 2 nm từ phía nguồn để tối ưu tốc độ xuyên hầm của Si0.3Ge0.7 có độ rộng vùng cấm nhỏ, điều này làm cho tốc độ xuyên hầm đạt cực đại và do đó dòng điện mở lớn [39]. Linh kiện TFET loại n sử dụng hàm công (workfunction) có độ lớn 4.3 eV và 5.0 eV cho TFET loại p. Quan sát hình 4.5 biểu diễn đặc tính dòng-thế của các TFET (a) loại n và (b) loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7 với chiều dài kênh (Lg) giảm từ 30 nm xuống 5 nm để khảo sát hiệu ứng kênh ngắn trong các TFET gián đoạn. Đầu tiên, hình 4.5 cho thấy dòng điện mở của các TFET loại n và loại p có độ lớn gần bằng nhau vì dòng trong trạng thái mở là dòng xuyên hầm tại lớp chuyển tiếp nguồn-kênh, mà rào xuyên hầm trong hai trường trường hợp là như nhau do vùng nguồn cùng sử dụng Si0.3Ge0.7. Trong các TFET loại n, dòng điện tắt và độ dốc dưới ngưỡng tăng mạnh khi chiều dài kênh giảm từ 30 nm xuống 5 nm, chứng tỏ hiệu 39 (b) P-Type TFET Drain Si0.3Ge0.7 Si0.6Ge0.4 p+ p n++ HfO2 Gate Abrupt TFETs Si0.3Ge0.7 Si0.6Ge0.4 n+ n p++ Source (a) N-Type TFET Hình 4.4. Cấu trúc đặc trưng của các TFET (a) loại n và (b) loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7. ứng kênh ngắn trong các TFET dùng chuyển tiếp dị chất gián đoạn loại n xảy ra khi chiều dài kênh giảm dưới 30 nm. Tuy nhiên, trong các TFET loại p, hiệu ứng kênh ngắn đã được cải thiện với dòng điện tắt và độ dốc dưới ngưỡng nhỏ. Việc sử dụng dị chất Si0.6Ge0.4/Si0.3Ge0.7, các linh kiện TFET gián đoạn loại p có thể thu nhỏ chiều dài kênh xuống dưới 15 nm do hiệu ứng kênh ngắn của các linh kiện TFET được giảm đáng kể. Có thể giải thích cơ chế của hiệu ứng kênh ngắn trong các TFET gián đoạn thông qua giản đồ năng lượng của các TFET loại n và loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7 với chiều dài kênh ngắn 10 nm trong hình 4.6. Như ta đã biết, xác suất xuyên hầm phụ thuộc mạnh vào độ cao và độ rộng của rào xuyên hầm. Mặc dù, độ rộng của rào xuyên hầm trong các TFET loại n và loại p tại trạng thái tắt gần như nhau nhưng độ cao rào xuyên hầm rất khác nhau vì độ rộng vùng cấm của Si0.6Ge0.4 khác độ rộng vùng cấm của Si0.3Ge0.7. Do độ cao rào xuyên hầm trong TFET loại n thấp hơn độ cao rào xuyên hầm trong TFET loại p nên dòng điện tắt và độ dốc dưới ngưỡng tương ứng lớn hơn dòng điện tắt và độ dốc dưới ngưỡng của TFET loại p. Nguyên nhân sự khác nhau của độ cao rào xuyên hầm trong hai trường hợp là do sự không đối xứng của dị chất Si0.6Ge0.4/Si0.3Ge0.7 cùng xuyên hầm không 40 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 15, 10, 5 nm) Abrupt Si/Si0.3Ge0.7 N-Type TFETs (a) Vds = 0.7 V -0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 15, 10, 5 nm) Abrupt Si/Si0.3Ge0.7 P-Type TFETs (b) Vds = -0.7 V Hình 4.5. Đặc tính dòng-thế của các TFET (a) loại n và (b) loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7 với chiều dài kênh khác nhau. đối xứng của các electron di chuyển từ vùng hóa trị đến vùng dẫn trong linh kiện TFET. Do cấu tạo không đối xứng, electron hóa trị xuyên hầm từ khu vực sử dụng vật liệu Si0.3Ge0.7 có độ rộng vùng cấm nhỏ đến vùng vật liệu Si0.6Ge0.4 có độ rộng vùng cấm lớn trong TFET loại n. Và ngược lại, trong TFET loại p, electron xuyên hầm từ miền vật liệu Si0.6Ge0.4 có độ rộng vùng cấm lớn đến vùng vật liệu Si0.3Ge0.7 có độ rộng vùng cấm nhỏ. Nếu một tam giác được dùng để mô tả độ cao và độ rộng của rào xuyên hầm như hình 4.6, thì độ cao rào xuyên hầm trong TFET loại n thấp hơn đáng kể so với độ cao rào xuyên hầm trong TFET loại p. 41 -15 -10 -5 0 5 -1.5 -1.0 -0.5 0.0 0.5 1.0 E le ct ro n E n er gy ( eV ) Distance to Source (nm) Barrier Width N-TFET Barrier Height |Vds| = 0.7 V OFF-state (Vgs = 0 V) Source Drain P-TFET Barrier Height Barrier Width Tunneling Direction Tunneling Direction Hình 4.6. Giản đồ năng lượng của các TFET loại n và loại p sử dụng dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7 với chiều dài kênh Lg=10 nm tại trạng thái tắt. 4.3 TFET dùng chuyển tiếp dị chất liên tục Si/SiGe. Trong mục 4.2, sự khác nhau của hiệu ứng kênh ngắn trong các TFET loại n và loại p dùng chuyển tiếp dị chất gián đoạn Si0.6Ge0.4/Si0.3Ge0.7 đã được chứng minh. Trong phần này, các hiệu ứng kênh ngắn trong các TFET loại n và loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7 tiếp tục được khảo sát. Hình 4.7 phác họa cấu trúc đặc trưng của các TFET (a) loại n và (b) loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7. Tất cả các tham số của các linh kiện TFET dùng chuyển tiếp dị chất liên tục Si/Si0.3Ge0.7 như: biên dạng tạp chất cực máng, cấu trúc và tham số vật liệu đều như các TFET gián đoạn. Riêng máng dùng vật liệu Si có độ rộng vùng cấm cao và nồng độ Ge trong vùng kênh tăng từ 0 tại khu vực máng đến 0.7 tại khu vực nguồn. Hình 4.8 biểu diễn đặc tính dòng-thế của các TFET (a) loại n và (b) loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7 với các chiều dài kênh thay đổi từ 30 nm xuống 5 nm. Như các TFET gián đoạn loại n, hiệu ứng kênh ngắn trong TFET dùng chuyển tiếp dị chất liên tục Si/Si0.3Ge0.7 loại n trở nên nghiêm trọng khi chiều dài kênh thu nhỏ xuống dưới 30 nm. Việc sử dụng dị chất liên tục không mang lại lợi ích cho việc giảm hiệu ứng kênh ngắn trong linh kiện TFET loại n. Dòng điện mở của các TFET liên tục loại n tăng khi chiều dài kênh giảm vì sự xuyên hầm sớm của các 42 Si0.3Ge0.7 Si p+ p n++ HfO2 Graded Gate Si0.3Ge0.7 Si n+ n p++ (b) P-Type TFET Drain Graded TFETs Source (a) N-Type TFET Graded Hình 4.7. Cấu trúc đặc trưng của các TFET (a) loại n và (b) loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7. electron. Tuy nhiên, trong các TFET liên tục loại p, hiệu ứng kênh ngắn bị triệt tiêu hoàn toàn kể cả khi chiều dài kênh rất ngắn 5 nm. Độ dốc dưới ngưỡng không những không tăng mà còn giảm khi chiều dài kênh giảm. Độ dốc dưới ngưỡng giảm chủ yếu là do sự chuyển đổi đột ngột của rào xuyên hầm khi thay đổi điện thế cổng [30]. Ngoài ra, dòng điện mở của các TFET liên tục loại p giảm khi chiều dài kênh giảm do sự xuyên hầm trễ của các electron. Tuy nhiên, dòng điện mở thấp có thể được cải thiện bằng cách điều chỉnh đặc tính kim loại thông qua hàm công (workfunction). Để làm sáng tỏ và hiểu rõ về sự khác nhau của các hiệu ứng kênh ngắn giữa các TFET liên tục loại n và loại p. Hình 4.9 biểu diễn giản đồ năng lượng tại trạng thái tắt của các TFET loại n và loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7 với chiều dài kênh ngắn Lg=10 nm. Dựa trên giả định rằng hàng rào xuyên hầm có dạng tam giác, ta thấy độ cao rào xuyên hầm trong TFET loại p cao hơn đáng kể so với độ cao rào xuyên hầm trong TFET loại n. Sự khác nhau của độ cao rào xuyên hầm trong TFET loại n và loại p là do quá trình xuyên hầm không đối xứng giữa hai trường hợp. Khi điện tử trong vùng hóa trị của chất bán dẫn xuyên hầm từ nguồn sử dụng Si0.3Ge0.7 có độ rộng vùng cấm nhỏ đến máng sử dụng Si có độ rộng vùng cấm 43 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A / m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 15, 10, 5 nm) Graded Si/Si0.3Ge0.7 N-Type TFETs (a) Vds = 0.7 V -0.7 -0.6 -0.5 -0.4 -0.3 -0.2 -0.1 0.0 0.1 0.2 0.3 10 -15 10 -14 10 -13 10 -12 10 -11 10 -10 10 -9 10 -8 10 -7 10 -6 10 -5 D ra in C u rr en t (A /  m ) Gate-to-Source Voltage (V) Channel Length (Lg = 30, 15, 10, 5 nm) Graded Si/Si0.3Ge0.7 P-Type TFETs (b) Vds = -0.7 V Hình 4.8. Đặc tính dòng-thế của các TFET (a) loại n và (b) loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7 với các chiều dài kênh khác nhau. lớn trong TFET loại n. Và ngược lại, trong TFET loại p, điện tử xuyên hầm từ máng có độ rộng vùng cấm lớn đến nguồn có độ rộng vùng cấm nhỏ. Ngoài ra, độ rộng rào xuyên hầm trong TFET loại p lớn hơn so với độ rộng xuyên hầm của TFET loại n, làm hạn chế dòng rò xuyên hầm. Với độ cao rào xuyên hầm cao hơn và độ rộng rào xuyên hầm lớn hơn so với độ cao và độ rộng trong TFET loại n, dòng rò xuyên hầm trong TFET loại p đã được giảm xuống mức tối thiểu để đảm bảo đặc tính tắt- mở trong linh kiện TFET loại p dùng chuyển tiếp dị chất liên tục Si/Si0.3Ge0.7. 44 -15 -10 -5 0 5 -1.5 -1.0 -0.5 0.0 0.5 1.0 E le ct ro n E n er gy ( eV ) Distance to Source (nm) Barrier Width N-TFET Barrier Height |Vds| = 0.7 V OFF-state (Vgs = 0 V) Source Drain P-TFET Barrier Height Barrier Width Tunneling Direction Tunneling Direction Hình 4.9. Giản đồ năng lượng của các TFET loại n và loại p sử dụng dị chất liên tục Si/Si0.3Ge0.7 với chiều dài kênh Lg=10 nm tại trạng thái tắt. 45 KẾT LUẬN Luận văn đã nghiên cứu cơ chế vật lý và sự phụ thuộc của hiệu ứng kênh ngắn trong các tranzito trường xuyên hầm vào từng tham số, cấu trúc linh kiện như: bề dày lớp ô-xít, nồng độ tạp chất cực máng, độ rộng vùng cấm chất bán dẫn, hiệu điện thế máng-nguồn, cấu trúc đơn cổng và lưỡng cổng. Từ đó cho thấy khi TFET sử dụng chất điện môi có hằng số cao, máng pha tạp với nồng độ thấp, hiệu điện thế máng-nguồn nhỏ, cấu trúc tranzito lưỡng cổng đã làm giảm hiệu ứng kênh ngắn trong linh kiện. Đặc biệt luận văn khảo sát bản chất vật lý và so sánh hiệu ứng kênh ngắn xảy ra trong các tranzito trường xuyên hầm loại n, loại p dùng chuyển tiếp dị chất liên tục và gián đoạn Si/SiGe. Điều này đã giải quyết được một thách thức quan trọng của TFET đó là vừa tăng dòng dẫn đồng thời hạn chế dòng rò lưỡng cực trong linh kiện bằng cấu trúc dị chất và chỉ ra rằng khả năng thu nhỏ TFET còn phụ thuộc vào chế độ hoạt động của tranzito trường xuyên hầm là loại n hay loại p dù có cùng cấu trúc vật liệu Si/SiGe như nhau. Nguyên nhân vật lý của sự khác biệt đó là do sự không đối xứng trong cấu trúc dị chất kết hợp với quá trình xuyên hầm không đối xứng có ảnh hưởng đáng kể đến hiệu ứng kênh ngắn trong các TFET loại n và loại p. Hơn nữa nghiên cứu này còn cho thấy các linh kiện TFET dùng chuyển tiếp dị chất liên tục và gián đoạn loại p đều có hoạt động đặc tính tắt-mở tốt ngay cả ở chiều dài kênh dưới 10 nm. Luận văn đã góp phần làm sáng tỏ và hiểu biết đầy đủ hơn về cơ chế hoạt động, đặc tính, cấu trúc trong TFET đơn cổng, lưỡng cổng và tranzito trường xuyên hầm sử dụng cấu trúc dị chất, cũng như sự ảnh hưởng của các tham số linh kiện đến hiệu ứng kênh ngắn trong TFET. Từ đó là cơ sở phát triển cho các nghiên cứu tiếp theo và định hướng cho các nhà thiết kế tranzito trường xuyên hầm kênh ngắn những giải pháp khả thi trong chế tạo linh kiện. 46 DANH MỤC CÔNG TRÌNH CỦA TÁC GIẢ [1]. Nguyen Dang Chien, Nguyen Thi Thu, Chun-Hsing Shih and Luu The Vinh, “Different scalabilities of N- and P-type tunnel field-effect transistors with Si/SiGe heterojunctions,” in Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), June 2016, pp.1-4. (Available online on IEEE Xplore with DOI:10.1109/ICICDT.2016.7542055; Indexed by EI, IEEE, SCOPUS). [2]. Nguyen Dang Chien, Chun-Hsing Shih, Yu-Hsuan Chen and Nguyen Thi Thu, “Increasing drain voltage of low-bandgap tunnel field-effect transistors by drain engineering,”in Proceedings of IEEE International Conference on Electronics, Information and Communications (ICEIC), January 2016, pp. 1-4.(Available online on IEEE Xplore with DOI: 10.1109/ELINFOCOM.2016.7562947; Indexed by EI, IEEE, SCOPUS). [3]. Nguyễn Thị Tường Vi, Nguyễn Thị Thu, Đặng Ngọc Sơn, Nguyễn Đăng Chiến, “So sánh hiệu ứng kênh ngắn của transistor hiệu ứng trường kim loại- ô xít-bán dẫn (MOSFET) và transistor trường xuyên hầm (TFET),” Kỷ yếu Hội nghị Khoa học Sinh viên Trường Đại học Đà Lạt, 2016,tr. 30-36. 47 TÀI LIỆU THAM KHẢO [1]. Lu W.-Y. and Taur Y. (2006), “On the scaling limit of ultrathin SOI MOSFETs,” IEEE Trans. Electron Devices 53(5), 1137-1141. [2]. Frank D. J., Dennard R. H., Nowak E., Solomon P. M., Taur Y., Wong A.-S. P. (2001), “Device scaling limits of Si MOSFETs and their application dependencies,” Proc. of the IEEE 89(3), 259-288. [3]. Sze S. M. and Ng K. K. (2007), Physics of semiconductor devices, John Wiley & Sons. [4]. Appenzeller J., Lin Y.-M., Knoch J. and Avouris Ph. (2004), “Band-to-band tunneling in carbon nanotube field-effect transistors,” Phys. Rev. Lett. 93(19), 196905. [5]. Ionescu A. M. and Riel H. (2011), “Tunnel field-effect transistors as energy- efficient electronic switches,” Nature 479, 329-337. [6]. Kane E. O. (1961), “Theory of tunneling,” J. Appl. Phys. 31(1), 83-91. [7]. Dennard R.H., Gaensslen F. H., Yu Hw A-N., Rideout V. L., Bassous E., and LeBlanc A. R. (1974), “Design of Ion-Implanted MOSFET’s with Very Small Physical Dimensions,” IEEE Journal of Solid-State Circuits SC-9(5), 256-268. [8]. Sze S. M. (2001), Semiconductor devices: Physics and technology, John Willey & Sons, INC, 2nd Edition. [9]. Taur Y. and Ning T. (1998), Fundamentals of Modern VLSI Devices, Cambridge University Press, United Kingdom. [10]. Lo S. –H., Buchannen D., Taur Y., and Wang W. (1997), “Quantum- Mechanical modelling of Electron Tunnelling Current from Inversion Layer of Ultra-Thin-Oxide nMOSFETs,” IEEE Electron Device Lett. 8, 209-211. [11]. Kawaura H., Sakamoto T. and Baba T. (2000), “Observation of source-to- drain direct tunneling current in 8 nm gate electrically variable shallow junction metal-oxide-semiconductor field-effect transistors,” Applied Physics Letter 76(25), 3810-3812. 48 [12]. Wu S.-Y. et al. (2014), “An enhanced 16nm CMOS technology featuring 2nd generation FinFET transistors and advanced Cu/low-k interconnect for low power and high performance applications,”IEDM Tech. Dig. 3.1.1-4. [13]. Lin B. J. (2012), “Lithography till the end of Moore’s law,” Proc. of the ACM Int. Symp. on Physical Design (ISPD), 1-2. [14]. Baba T. (1992), “Proposal for Surface Tunnel Transistors,” Jpn. J. Appl. Phys. 31(4B), L455-L457. [15]. Choi W. Y., Park B.-G., Lee J. D. and Liu T.-J. K. (2007), “Tunneling field- effect transistors (TFETs) with subthreshold swing (SS) less than 60 mV/dec,” IEEE Electron Device Lett. 28(8), 743-745. [16]. Jeon K. et al. (2010), ”Si tunnel transistors with a novel silicided source and 46mV-dec swing,” IEEESymp. on VLSI Technology Digest of Technical Papers 978(1), 4244-7641. [17]. Krishnamohan T., Donghyun K., Raghunathan S. and Saraswat K. (2008), “Double-gate strained-Ge heterostructure tunneling FET (TFET) with record high drive currents and <60mV/dec subthreshold slope,” IEDM Tech. Dig. 13. [18]. Liu Y., Wang H.-J., Yan J. and Han G.-Q. (2013), “A silicon tunnel field- effect transistor with an in situ doped single crystalline Ge source for achieving sub-60 mV/decade subthreshold swing,” Chin. Phys. Lett. 30(8), 088502. [19]. Fuketa H., Yoshioka K., Fukuda K., Mori T., Ota H., Takamiya M. and Sakurai T. (2015), “Design guidelines to achieve minimum energy operation for ultra low voltage tunneling FET logic circuits,”Jpn. J. Appl. Phys. 54(4S), 04DC04. [20]. Zhan Z., Huang Q., Huang R., Jiang W., Wang Y. (2012), ”A tunnel-induced injection field-effect transistor with steep subthreshold slope and high on-off current ratio,” Appl. Phys. Lett. 100, 113512. 49 [21]. Huang Q., Huang R., Zhan Z., Wu C., Qiu Y., Wang Y. (2012), “Performance improvement of Si Pocket-Tunnel FET with steep subthreshold slope and high ION/IOFF ratio,” IEEE 987(1). [22]. Choi W. Y., Park B.-G., Lee J. D. and Liu T.-J. K. (2007), “Tunneling field- effect transistors (TFETs) with subthreshold swing (SS) less than 60 mV/dec,” IEEE Electron Device Lett. 28(8), 743-745. [23]. Knoll L., Schmidt M., Zhao Q. T., Trellenkamp S., Schafer A., Bourdelle K. K. and Mantl S. (2013), “Si tunneling transistors with high on-currents and slopes of 50 mV/dec using segregation doped NiSi2 tunnel junctions,” Solid- State Electron. (84), 211-215. [24]. Surana N., Ghosh B., Tripathy B. M. M. and Salimath A. K. (2013), “A silicon germanium graded junctionless transistor with low off current,” International Journal of Nanoscience 12(6), 1350043. [25]. Kim S. H., Kam H., Hu C. and Liu T.-J. K. (2009), “Germanium-source tunnel field effect transistors with record high ION/IOFF,” VLSI Symp. Tech. Dig. 178-179. [26]. Anghel C., Chilagani P., Amara A. and Vladimirescu A. (2010), “Tunnel field effect transistor with increased ON current, low-k spacer and high-k dielectric,” Appl. Phys. Lett. 96(12), 122104. [27]. Verhulst A. S., Vandenberghe W. G., Maex K. and Groeseneken G. (2007), “Tunnel field-effect transistor without gate-drain overlap,” Appl. Phys. Lett. 91(5), 053102. [28]. Chattopadhyay A. and Mallik A. (2011), “Impact of a spacer dielectric and a gate overlap/underlap on the device performance of a tunnel field-effect transistor,” IEEE Trans. Electron Devices 58(3), 677-683. [29]. Boucart K. and Ionescu A. M. (2007), “Double-gate tunnel FET with high-κ gate dielectric,” IEEE Trans. Electron Devices 54(7), 1725-1733. 50 [30]. Shih C.-H. and Chien N. D. (2013), “Physical operation and device design of short-channel tunnel field-effect transistors with graded silicon-germanium heterojunctions,” J. Appl. Phys. 113(13), 134507. [31]. Esaki L. (1958), “New phenomenon in narrow germanium p-n junctions,” Phys. Rev. 109(2), 603-604. [32]. Vandenberghe W., Sorée B., Magnus W. and Fischetti M. V. (2011), “Generalized phonon-assisted Zener tunneling in indirect semiconductors with non-uniform electric fields: A rigorous approach,”J. Appl. Phys. 109(8), 124503. [33]. Synopsys MEDICI User’s Manual (2010), Synopsys Inc., Mountain View, CA. [34]. Fischetti M. V. and Laux S. E. (1996), “Band structure, deformation potentials, and carrier mobility in strained Si, Ge, and SiGe alloys,” J. Appl. Phys. 80(4), 2234-2252. [35]. Kao K.-H., Verhulst A. S., Vandenberghe W. G., Sorée B., Groeseneken G. and Meyer K. D. (2012), “Direct and Indirect Band-to-Band Tunneling in Germanium Based TFETs,” IEEE Trans. Electron Devices 59(2), 292-301. [36]. Rivas C., Lake R., Klimeck G., Frensley W. R., Fischetti M. V., Thompson P. E., Rommel S. L. and Berger P. R. (2001), “Full-band simulation of indirect phonon-assisted tunneling in a silicon tunnel diode with delta-doped contacts,” Appl. Phys. Lett. 78(6), 814-816. [37]. Reddick W. M. and Amaratunga G. A. J. (1995), “Silicon surface tunneling transistor,” Appl. Phys. Lett. 67(4), 494-496. [38]. Chien N. D., Vinh L. T., Kien N. V., Shia R.-K., Kang T.-S. and Shih C.-H. (2013), “Proper determination of tunnel model parameters for indirect band- to-band tunneling in compressively strained Si1-xGex TFETs,” IEEE Int. Symp. Next-Generation Electronics, 67-70. 51 [39]. Toh E.-H., Wang G.-H. and Yeo Y.-C. (2007), “Device physics and guiding principles for the design of double-gate tunneling field effect transistor with silicon-germanium source heterojunction,” Appl. Phys. Lett. 91(24), 243505. [40]. Kim K. and Lee Y. H. (1995), “Temperature‐dependent critical layer thickness for strained‐layer heterostructures,” Appl. Phys. Lett. 67, 2212- 2214. [41]. Chien N. D., Shih C.-H. and Vinh L.T. (2013), “Drive current enhancement in tunnel field-effect transistors by graded heterojunction approach,” J. Appl. Phys. 114(9), 094507 [Erratum 114(18), 189901]. [42]. Chien N. D., Shih C.-H., Vinh L. T. and Kien N. V. (2013), “Quantum confinement effect in strained-Si1-xGex double-gate tunnel field-Effect transistors,” Proc. of IEEE Int. Conf. on IC Design and Technology (ICICDT), 73-76. [43]. Toh E.-H., Wang G. H., Samudra G. and Yeo Y.-C. (2008), “Device physics and design of germanium tunneling field-effect transistor with source and drain engineering for low power and high performance applications,” J. Appl. Phys. 103(10), 104504. [44]. Keldysh L. (1958), “Behavior of non-metallic crystals in strong electric fields,” Sov. Phys. JETP 6(4), 763-770.