Luận văn Tối ưu hóa trong thiết kế bộ xử lý số song song

Nhà xuất bản: Đại học Bách Khoa Hà Nội Series/Report no.: H. 2008 107tr. Tóm tắt: Các siêu máy tính đơn bộ xử lý hiện nay đã đạt được tốc độ và hiệu năng mạnh mẽ, đáng kinh ngạc và đạt tới giới hạn về mặt phần cứng, về mặt vật lý của công nghệ sản xuất. Điều này đã đóng lại xu thế đơn xử lý và đòi hỏi phải có một kỹ thuật xử lý tiên tiến khác thay thế để nâng cao hơn nữa khả năng tính toán của hệ thống xử lý. Hiện nay trên thế giới, các bộ xử lý tiên tiến, các hệ thống tính toán tích hợp, phức tạp có tốc độ cao đều áp dụng kỹ thuật xử lý song song, coi đây như là một kỹ thuật tiên tiến, khả thi, có tính mở cao. Có thể thấy sự phát triển mạnh mẽ của các thế hệ bộ xử lý Dual-Core, Quad-Core, các hệ thống đa bộ xử lý như Digital AlphaStation, Sun Spare . Đã cho thấy khả năng ứng dụng vượt trội của kỹ thuật xử lý song song. Mục lục Danh mục bàng .17/7 Danh mục bảng .vui y Ràng ki hiệu và viết tắt .ĩx 1 TỐNG QUAN ĐÊ TÀI 10 2 Cơ SỞ L Ý THU YET .12 2.1 Giới thiệu kiến trúc máy tính cao cấp và công nghộ xử lý song song .12 2.1.1. Bốn kỷ nguycn computing .13 2.1.2. Kỷ nguycn ‘Batch’ .13 2.1.3. Kỹ nguyên ‘Chìa sỏ tliừi gian’ .13 2.1.4. Kỳ nguycn ‘Máy tinh bản’ .14 2.1.5. Kỹ nguycn ‘Mạng’ .15 2.1.6. Xu hướng hiện nay ỉ 5 2.2 Nguyên t;ic phân loại kiến trúc máy tình cùa FLYNN .16 2.3. Kicn trúc SIMD 19 2.4. Kicn trúc MIMI) 21 2.4.1. Tổ chức kiến trúc bộ nhớ chia S4Ỏ .23 2.4.2. Tổ chức kiến trúc bộ nhớ phân tản 24 2.5. Mạng lương kct 26 2.5.1. Chế độ hoại động .26 2.5.2. Cơ chề điều khicn .27 2.5.3. Kỳ thuật chuyển mạch .27 2.5.4. Tôpô .27 3 PHÂN TÍCH HỆ THỐNG 32 3.1. Nguyên tác phân loại mạng tương kct .ĩĩ 3.2. Mạng tironỊỊ kct dộng dựa trcn nền bus 33 3.2.1. Hệ thống đơn bus .33 3.2.2. Hệ thống đa bus 3.2.3. Đổng bộ hóa bus .* .37 33. Mạn}» tirơng kct động dựa trcn nền chuvổn mạcli 38 3.3.1. Mạng crossbar :— .38 3.3.2. Mạng đơn tầng .40 3.3.3. Mạng đa lầng .43 3.3.4. Các uừ ngợi uùa luung kcl Ui« tàng 47 3.4. Mạng tương kvt tĩnh 50 3.4.1. MạngkẨt nối đầy đũ .50 3.4.2. Mạng kct nối giới hạn 5! 3.4.3. Mụngcube .53 3.4.4. MạngMcsh 54 3.4.5. Mạngk-ary n-Cubc .56 3.5. Phân tích hiệu năng ãããããã■ã■ã■ãããããã■ã■ãã� �ãããã■■ãã■ãã■ãããããããããã� �ãããããããããããããããããããããããã� �ããããããããããã■ããããããà« 57 3.5.1. Mạng dộng .57 3.5.2. Mạng tĩnh .60 3.6. Mo hình linh toun 62 3.6.1. Mò hình khoảng thời gian bảng nha» .62 3.6.2. Mỏ hình tính toán song song với (loạn tuần lự .64 3.7. Các luật chi phối kiến trúc song song ããããããããããããããããããããããããã ããããããããããããããããããããããããã ããã■ããã■ãããa 66 3.7.1. LuậlCrosch .66 3.7.2. Luật Amdahl 66 3.7.3. Luật GuMaisoii-Barsis .68 3.8. Hiệu năng của mạng tương kct .69 3.8.1. Hảng Mỏng của mạng Crossbar .70 3.8.2. Băng thông cùa mạng đa bus .72 3.8.3. Băng thông của mạng da tàng 73 3.9. Khả năng mờ rộng của kicn trúc song song .75 3.10. Chuán đo hiệu năng .- 79 4 PHÁ T TRIểN ỨNG DỤNG .86 4.1 Các thành phần của mini MIMI) .K6 4.2 Kiến trúc cùa mini MIMI) 86 4.3 Dặc điểm của Iirini MIM1) .87 4.3.1. Xừ lý tranh chắp bụ nhở 88 4.3.2. Phân xử lộnli .: S9 4.4 Cài (lặt lliict kc .91 5 ĐẢNH GIÁ KỄTQUẢ 93 6 KẼTLUẬN ;96 7 PHỤ LỤC .97 7.1 MÔ hình chip PTBDC8» 97 7.2 Pipcplining tronị» PTBDC8x .97 7.3 Hộ thong niini MI\1I) 98 7.4 Phân xử lệnli tron}; mini MIMI) .99 7.5 Mã nguồn VHDL của mạng tưo-n£ kết 100 7.6 Hệ thống dơn XŨ- lý .102 7.7 Tập lệnh của PTBDC8x .103 7.8 Chư<rng trinh chạy thử nghiệm 104 8 TÀI LIỆU THAM KHẢO /06