Phuơng pháp điều chỉnh tốc độ động cơ một chiều kích từ

ho việc giải kênh các bus địa chỉ và dữ liệu. Khi port 0 được dùng trong chế độ chuyển đổi: vừa là bus dữ liệu vừa là byte thấp của bus địa chỉ, ALE là tín hiệu để chốt byte thấp địa chỉ vào một thanh ghi bên ngoài trong nửa đầu chu kì bộ nhớ. Sau đó, các đường port 0 dùng để xuất nhập dữ liệu trong nửa sau của chu kì bộ nhớ. Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm nguồn xung nhịp cho các phần khác của hệ thống. Nếu xung nhịp trên 8952 là 12 Mhz thì ALE có tần số 2 Mhz. Chỉ ngoại trừ khi thi hành lệnh MOVX, một xung ALE sẽ bị mất. Trong trường hợp là 8051 thì chân này cũng được làm ngõ vào cho xung lập trình cho EPROM trong chip. c/ EA\ (External Access): Tín hiệu vào EA\ trên chân 31 thường được mắc lên mức cao (+5v) hoặc mức thấp (GND). Nếu ở mức cao, 8952 thi hành chương trình từ ROM nội trong khoảng địa chỉ thấp (4K). Nếu ở mức thấp, chương trình chỉ được thi hành từ bộ nhớ mở rộng. Khi dùng 8031, EA\ luôn được nối mức thấp vì 8031 không có bộ nhớ chương trình trên chip. Nếu EA\ được nối mức thấp thì bộ nhớ chương trình bên trong 8952 sẽ bị cấm và chương trình chỉ được thi hành từ EPROM mở rộng. Người ta còn dùng EA\ làm chân cấp điện áp 21V khi lập trình cho EEPROM trong 8051. d/ RST (Reset): Ngõ vào RST trên chân 9 là ngõ reset của 8952. Khi tín hiệu này được đưa lên mức cao (trong ít nhất 2 chu kì máy), các thanh ghi bên trong 8952 được tải những giá trị thích hợp để khởi động hệ thống. e/ Các ngõ vào bộ dao động trên chip: Như đã thấy trong các hình trên, 8952 có một bộ dao động trên chip. Nó thường được nối với một thạch anh giữa hai chân 18 và 19. Các tụ giữ cũng cần thiết như đã vẽ. Tần số thạch anh thông thường là 12 Mhz. f/ Các chân nguồn: 8952 hoạt động với nguồn đơn +5V. Vcc được nối vào chân 40 và Vss (GND) được nối vào chân 20. II.4/ Tổ chức bộ nhớ: II.4.1/ Khảo sát tổ chức bộ nhớ 8952: mC 8952 có bộ nhớ được tổ chức theo cấu trúc Harvard : có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Như đã nói ở trên, cả chương trình và dữ liệu có thể ở bên trong (8952); dù vậy chúng có thể được mở rộng bằng các thành phần ngoài lên đến tối đa 64 Kbytes bộ nhớ chương trình và 64 Kbytes bộ nhớ dữ liệu. Bộ nhớ bên trong bao gồm ROM (8952) và RAM trên chip bao gồm nhiều thành phần: Phần lưu trữ đa dụng, phần lưu trữ địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt. FFFF Bộ nhớ chương trình được chọn qua PSEN\ FFFF Bộ nhớ dữ liệu được chọn qua WR\ và RD\ FF 00 0000 0000 Bộ nhớ trên chip Bộ nhớ mở rộng Tóm tắt các vùng bộ nhớ của 8952. Hai đặc tính cần lưu ý là: Các thanh ghi và các port xuất nhập đã được xếp trong bộ nhớ và có thể được truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác. Ngăn xếp bên trong RAM nội nhỏ hơn so với RAM ngoài so với bộ xử lí khác. II.4.2 Chi tiết về bộ nhớ RAM trên chip: Như sẽ thấy trong hình sau, RAM bên trong 8952 được phân chia thành các bank thanh ghi (00H – 1FH), RAM địa chỉ hóa bit (20H – 2FH), RAM đa dụng (30H – 7FH) và các thanh ghi chức năng đặc biệt trong khoảng (80H – FFH). RAM đa dụng: Mặc dù trên hình cho thấy 80 bytes RAM đa dụng chiếm các địa chỉ từ 30H – 7FH, 32 bytes dưới cùng từ 00H – 1FH cũng có thể được dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác). Địa chỉ Địa chỉ byte Địa chỉ bit byte Địa chỉ bit 7F RAM đa dụng FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC D0 D7 D6 D5 D4 D3 D2 _ D0 PSW 30 B8 _ _ _ BC BB BA B9 B8 IP 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 B0 B7 B6 B5 B4 B3 B2 B1 B0 P3 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 A8 AF _ _ AC AB AA A9 A8 IE 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 99 không được địa chỉ hóa bit SBUF 27 3F 3E 3D 3C 3B 3A 39 38 98 9F 9E 9D 9C 9B 9A 99 98 SCON 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 90 97 96 95 94 93 92 91 90 P1 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 8D không được địa chỉ hóa bit TH1 22 17 16 15 14 13 12 11 10 8C không được địa chỉ hóa bit TH0 21 0F 0E 0D 0C 0B 0A 09 08 8B không được địa chỉ hóa bit TL1 20 07 06 05 04 03 02 01 00 8A không được địa chỉ hóa bit TL0 1F BANK 3 89 không được địa chỉ hóa bit TMOD 18 88 8F 8E 8D 8C 8B 8A 89 88 TCON 17 BANK 2 87 không được địa chỉ hóa bit PCON 10 0F BANK 1 83 không được địa chỉ hóa bit DPH 08 82 không được địa chỉ hóa bit DPL 07 BANK 0 ( Mặc định cho R0 – R7 ) 81 không được địa chỉ hóa bit SP 00 80 87 86 85 84 83 82 81 80 P0 RAM CÁC THANH GHI CHỨC NĂNG ĐẶC BIỆT Tóm tắt bộ nhớ dữ liệu trên chip Mọi địa chỉ trong vùng RAM đa dụng đều có thể được truy xuất tự do dùng cách đánh địa chỉ trực tiếp hoặc gián tiếp. Ví dụ, để đọc nội dung ở địa chỉ 5FH của RAM nội vào thanh ghi tích lũy, lệnh sau sẽ được dùng: MOV A, 5FH Lệnh này di chuyển 1 byte dữ liệu dùng cách đánh địa chỉ trực tiếp để xác định “địa chỉ nguồn” (5FH). Đích nhận dữ liệu được ngầm xác định trong mã lệnh là thanh ghi tích lũy A. RAM bên trong cũng có thể được truy xuất dùng cách đánh địa chỉ gián tiếp qua R0 hay R1. Ví dụ, hai lệnh sau thi hành cùng nhiệm vụ như lệnh đơn ở trên: MOV R0, #5FH MOV A, @R0 Lệnh đầu dùng địa chỉ tức thời để di chuyển giá trị 5FH vào thanh ghi R0, và lệnh thứ hai dùng địa chỉ gián tiếp để di chuyển dữ liệu “được trỏ bởi R0” vào thanh ghi tích lũy. RAM địa chỉ hóa từng bit: mC 8952 chứa 210 bits được địa chỉ hóa, trong đó 128 bits là ở các địa chỉ byte 20H đến 2FH, và phần còn lại là trong các thanh ghi chức năng đặc biệt. Ý tưởng truy xuất từng bit riêng rẽ bằng phần mềm là một đặc tính tiện lợi của vi điều khiển nói chung. Các bit có thể được đặt, xóa, AND, OR, … với một lệnh đơn. Trong khi đó, đa số các vi xử lí đòi hỏi một chuỗi lệnh đọc – sửa – ghi để đạt được hiệu quả tương tự. Hơn nữa, các port I/O cũng được địa chỉ hóa từng bit làm đơn giản phần mềm xuất nhập từng bit. Có 128 bits được địa chỉ hóa đa dụng ở các byte 20H đến 2FH. Các địa chỉ này được truy xuất như các byte hoặc như các bit phụ thuộc vào lệnh được dùng. Ví dụ, để đặt bit 67H, ta dùng lệnh sau: SET 67H Chú ý rằng “địa chỉ bit 67H” là bit có trọng số lớn nhất (MSB) ở “địa chỉ byte 2CH”. Lệnh trên sẽ không tác động đến các bit khác ở địa chỉ này. Các vi xử lí sẽ phải thi hành nhiệm vụ tương tự như sau: MOV A, 2CH ; đọc cả byte ORL A, #10000000B ; set MSB MOV 2CH, A ; ghi lại cả byte Các bank thanh ghi: 32 bytes thấp nhất của bộ nhớ nội là dành cho các bank thanh ghi. Bộ lệnh của 8952 hỗ trợ 8 thanh ghi (R0 – R7) và theo mặc định (sau khi reset hệ thống) các thanh ghi này ở các địa chỉ 00H – 07H. Lệnh sau đây sẽ đọc nội dung ở địa chỉ 05H vào thanh ghi tích lũy : MOV A, R5 Đây là lệnh một byte dùng địa chỉ thanh ghi. Tất nhiên, thao tác tương tự có thể được thi hành bằng lệnh 2 bytes dùng địa chỉ trực tiếp nằm trong byte thứ hai: MOV A, 05H Các lệnh dùng các thanh ghi R0 đến R7 thì ngắn hơn và nhanh hơn các lệnh tương ứng nhưng dùng địa chỉ trực tiếp. Các giá trị dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này. Bank thanh ghi tích cực có thể được chuyển đổi bằng cách thay đổi các bit chọn bank thanh ghi trong từ trạng thái chương trình (PSW). Giả sử rằng bank thanh ghi 3 được tích cực, lệnh sau sẽ ghi nội dung của thanh ghi tích lũy vào địa chỉ 18H: MOV R0, A Ý tưởng dùng “các bank thanh ghi” cho phép “chuyển hướng” chương trình nhanh và hiệu quả (từng phần riêng rẽ của phần mềm sẽ có một bộ thanh ghi riêng không phụ thuộc vào các phần khác). II.5 Các thanh ghi chức năng đặc biệt: Các thanh ghi nội của 8952 được truy xuất ngầm định bởi bộ lệnh. Ví dụ lệnh “INC A” sẽ tăng nội dung của thanh ghi tích lũy A lên 1. Tác động này được ngầm định trong mã lệnh. Các thanh ghi trong 8952 được định dạng như một phần của RAM trên chip. Vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp, nên không lợi lộc gì khi đặt chúng vào trong RAM trên chip). Đó là lí do để 8952 có nhiều thanh ghi như vậy. Cũng như R0 đến R7, có 21 thanh ghi chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội, từ địa chỉ 80H đến FFH. Chú ý rằng hầu hết 128 địa chỉ từ 80H đến FFH không được định nghĩa. Chỉ có 21 địa chỉ SFR là được định nghĩa. Ngoại trừ thanh ghi tích lũy A có thể được truy xuất ngầm như đã nói, đa số các SFR được truy xuất dùng địa chỉ trực tiếp. Chú ý rằng một vài SFR có thể được địa chỉ hóa bit hoặc byte. Người thiết kế phải thận trọng khi truy xuất bit và byte. Ví dụ lệnh sau: SETB 0E0H Lệnh này sẽ set bit 0 trong thanh ghi tích lũy, các bit khác không đổi. Ta thấy rằng E0H đồng thời là địa chỉ byte của cả thanh ghi tích lũy và là địa chỉ bit của bit có trọng số nhỏ nhất trong thanh ghi tích lũy. Vì lệnh SETB chỉ tác động trên bit, nên chỉ có địa chỉ bit là có hiệu quả. a/ Từ trạng thái chương trình: Từ trạng thái chương trình (PSW: Program Status Word) ở địa chỉ D0H chứa các bit trạng thái như bảng tóm tắt sau: Bit Kí hiệu Địa chỉ Ý nghĩa PSW.7 CY D7H Cờ nhớ PSW.6 AC D6H Cờ nhớ phụ PSW.5 F0 D5H Cờ 0 PSW.4 RS1 D4H Bit 1 chọn bank thanh ghi PSW.3 RS0 D3H Bit 0 chọn bank thanh ghi 00 = bank 0 ( địa chỉ 00H – 07H ) 01 = bank 1 ( địa chỉ 08H – 0FH ) 10 = bank 2 ( địa chỉ 10H – 17H ) 11 = bank 3 ( địa chỉ 18H – 1FH ) PSW.2 OV D2H Cờ tràn PSW.1 _ D1H Dự trữ PSW.0 P D0H Cờ parity chẵn Cờ nhớ: Cờ nhớ (CY) có công dụng kép. Thông thường nó được dùng cho các lệnh toán học: nó sẽ được set nếu có một số nhớ sinh ra bởi phép cộng hoặc có một số mượn bởi phép trừ. Ví dụ, nếu thanh ghi tích lũy chứa FFH, thì lệnh sau: ADD A, #1 sẽ trả về thanh ghi tích lũy kết quả 00H và set cờ nhớ trong PSWK. Cờ nhớ cũng có thể xem như một thanh ghi 1 bit cho các lệnh luận lí thi hành trên bit. Ví dụ, lệnh sau sẽ AND bit 25H với cờ nhớ và đặt kết quả trở vào cờ nhớ: AND C, 25H Cờ nhớ phụ: Khi cộng các số BCD, cờ nhớ phụ (AC) được set nếu kết quả của 4 bit thấp trong khoảng 0AH đến 0FH. Nếu các giá trị được cộng là số BCD thì sau lệnh cộng cần có DA A (hiệu chỉnh thập phân thanh ghi tích lũy) để điều chỉnh kết quả cho phù hợp. Cờ 0: Cờ 0 (F0) là 1 bit cờ đa dụng dành cho các ứng dụng của người dùng. Các bit chọn bank thanh ghi : Các bit chọn bank thanh ghi (RS0 và RS1) xác định bank thanh ghi nào được tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bằng phần mềm nếu cần. Ví dụ, 3 lệnh sau cho phép bank thanh ghi 3 và di chuyển nội dung của thanh ghi R7 (địa chỉ byte 1FH) đến thanh ghi tích lũy: SETB RS1 SETB RS0 MOV A, R7 Khi chương trình được hợp dịch, các địa chỉ bit đúng được thay thế cho các kí hiệu “RS1” và “RS0”. Vậy, lệnh SETB RS1 sẽ giống như lệnh SETB 0D4H. Cờ tràn: Cờ tràn (OV) được set sau một lệnh cộng hoặc trừ nếu có phép toán bị tràn. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không dấu được cộng, bit OV có thể được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn –128 sẽ set bit OV. Ví dụ, phép cộng sau bị tràn và bit OV được set : Hex 0F Thập phân 15 + + 7F 127 8E 142 Kết quả là một số có dấu 8EH được xem như –14, không phải là một kết quả đúng (142), vì vậy bit OV được set. b/ Thanh ghi B: Thanh ghi B ở địa chỉ F0H được dùng với thanh ghi tích lũy A cho các phép toán nhân và chia. Lệnh MUL AB sẽ nhân các giá trị không dấu 8 bit trong A và B rồi trả về kết quả 16 bit trong A (byte thấp) và B (byte cao). Lệnh DIV AB sẽ chia A cho B rồi trả về kết quả nguyên trong A và phần dư trong B. Thanh ghi B cũng có thể được xem như thanh ghi đệm đa dụng. Nó được địa chỉ hóa từng bit bằng các địa chỉ bit F0H đến F7H. c/ Con trỏ ngăn xếp: Con trỏ ngăn xếp (SP) là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của byte dữ liệu hiện hành trên đỉnh của ngăn xếp. Các lệnh trên ngăn xếp bao gồm các thao tác cất dữ liệu vào ngăn xếp và lấy dữ liệu ra khỏi ngăn xếp. Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng SP trước khi cất dữ liệu, và lệnh lấy dữ liệu ra khỏi ngăn xếp sẽ đọc dữ liệu và giảm SP. Ngăn xếp của 8952 được giữ trong RAM nội và được giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp. Chúng là 128 bytes đầu của 8952. Để khởi động lại SP với ngăn xếp bắt đầu tại 60H, các lệnh sau đây được dùng: MOV SP, #5FH Trên 8952 ngăn xếp bị giới hạn 32 bytes vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ dùng giá trị 5FH vì SP sẽ tăng lên 60H trước khi cất byte dữ liệu đầu tiên. Người thiết kế có thể chọn không phải khởi động lại con trỏ ngăn xếp mà để nó lấy giá trị mặc định khi reset hệ thống. Giá trị mặc định đó là 07H và kết quả là ngăn đầu tiên để cất dữ liệu có địa chỉ là 08H. Nếu phần mềm ứng dụng không khởi động lại SP, thì bank thanh ghi 1 (có thể cả 2 và 3) sẽ không dùng được vì vùng RAM này đã được dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc được truy xuất ngầm bằng các lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để cất và lấy lại bộ đếm chương trình. d/ Con trỏ dữ liệu: Con trỏ dữ liệu (DPTR) để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H: MOV A, #55H MOV DPTR, #1000H MOVX @DPTR, A Lệnh đầu tiên dùng địa chỉ tức thời để tải dữ liệu 55H vào thanh ghi tích lũy. Lệnh thứ hai cũng dùng địa chỉ tức thời, lần này để tải dữ liệu 16 bits 1000H vào con trỏ dữ liệu. Lệnh thứ ba dùng địa chỉ gián tiếp để di chuyển dữ liệu trong A (55H) đến RAM ngoài ở địa chỉ được chứa trong DPTR (1000H). e/ Các thanh ghi port xuất nhập: Các port của 8952 bao gồm Port 0 ở địa chỉ 80H, Port 1 ở địa chỉ 90H, Port 2 ở địa chỉ A0H và Port 3 ở địa chỉ B0H. Tất cả các port đều được địa chỉ hóa từng bit. Điều đó cung cấp một khả năng giao tiếp thuận lợi. Ví dụ, nếu một motor được nối qua một cuộn dây có transistor lái đến bit 7 của Port 1, nó có thể được bật và tắt bằng một lệnh đơn: SETB P1.7 ; bật motor CLR P1.7 ; tắt motor Các lệnh trên dùng dấu chấm để xác định một bit trong một byte. Trình hợp dịch sẽ thi hành sự chuyển đổi cần thiết, vì vậy hai lệnh sau đây là như nhau: CLR P1.7 CLR 97H Trong một ví dụ khác, xem xét giao tiếp đến một thiết bị với một bit trạng thái gọi là BUSY, được set khi thiết bị đang bận và được xóa khi thiết bị đã sẵn sàng. Nếu BUSY được nối tới P1.5, vòng lặp sau sẽ được dùng để chờ thiết bị trở lại trạng thái sẵn sàng: WAIT : JB P1.5, WAIT Lệnh này có nghĩa là “nếu bit P1.5 được set thì nhảy tới nhãn WAIT”. Nói cách khác “nhảy trở lại và kiểm tra lần nữa”. f/ Các thanh ghi timer: mC 8952 chứa ba bộ định thời/đếm 16 bits được dùng cho việc định thời hoặc đếm sự kiện. Timer 0 ở địa chỉ 8AH (TL0: byte thấp) và 8CH (TH0 : byte cao). Timer 1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1 : byte cao). Việc vận hành timer được set bởi thanh ghi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ từng bit. Đặc biệt 8952 còn có timer 2 có các thanh ghi sau: Các thanh ghi Timer 2 các bit điều khiển và trạng thái chứa trong thanh ghi T2CON và T2MOD cho Timer 2. Cặp thanh ghi RCAP2H và RCAP2L là những thanh ghi Capture/Reload trong chế độ capture 16 bit hay chế độ auto-reload 16 bit. Thanh ghi T2CON địa chỉ 0C8H: TF2 EXF2 RCLK TCLK EXEN2 TR2 C/ 7 6 5 4 3 2 1 0 Ký hiệu Chức năng TF2 Cờ tràn Timer 2, set khi Timer 2 tràn và phải được clear bằng phần mềm. TF2 sẽ không set khi RCLK = 1 hoặc TCLK = 1. EXF2 Cờ ngoài của Timer 2, set khi xảy ra capture hoặc reload do T2EX xuống thấp và EXEN2 = 1. Nếu ngắt Timer 2 được kích hoạt, EXF2 = 1 sẽ làm CPU trỏ đến ISR của Timer 2. EXF2 phải được xóa bằng phần mềm. EXF2 không gây nên ngắt trong chế độ đếm lên/xuống (DCEN = 1). RCLK Kích hoạt xung clock bộ thu. Khi set, các xung tràn Timer 2 sẽ là xung clock cho bộ thu port nối tiếp trong mode 1 và 3. RCLK = 0 thì bộ thu port nối tiếp sẽ dùng các xung tràn của Timer 1. TCLK Kích hoạt xung clock bộ phát. Khi set, các xung tràn Timer 2 sẽ là xung clock cho bộ phát port nối tiếp trong mode 1 và 3. TCLK = 0 thì bộ phát port nối tiếp sẽ dùng các xung tràn của Timer 1. EXEN2 Kích hoạt bên ngoài. Khi set, cho phép capture hay reload khi T2EX xuống thấp (nếu Timer 2 không sử dụng cho port nối tiếp). EXEN2 = 0 làm cho Timer 2 bỏ qua các sự kiện trên T2EX. TR2 Khởi động/Dừng Timer 2. TR2 = 1 làm khởi động Timer 2. C/T2 Bit lựa chọn timer hay counter. C/T2 = 0 : timer. C/T2 = 1 : counter đếm sự kiện bên ngoài (kích cạnh xuống). CP/RL2 Lựa chọn capture hay reload. CP/RL2 = 1: capture xảy ra khi T2EX xuống thấp nếu EXEN2 = 1. CP/RL2 = 0 : reload xảy ra khi Timer 2 tràn hoặc khi T2EX xuống thấp nếu EXEN2 = 1. Nếu TCLK hay RCLK = 1, bit này bị bỏ qua và timer bị ép vào chế độ reload khi Timer 2 tràn. g/ Các thanh ghi port nối tiếp: mC8952 chứa một port nối tiếp trên chip dành cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc cho việc giao tiếp với các IC khác có giao tiếp nối tiếp (các bộ chuyển đổi A/D, các thanh ghi dịch … ). Một thanh ghi gọi là bộ đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và nhận. Khi truyền dữ liệu thì ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận hành khác nhau được lập trình qua thanh ghi điều khiển port nối tiếp (SCON) (được địa chỉ hóa từng bit) ở địa chỉ 98H. h/ Các thanh ghi ngắt: mC 8952 có cấu trúc 5 nguồn ngắt (2 mức ưu tiên). Các ngắt bị cấm sau khi reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai thanh ghi được địa chỉ hóa từng bit. i/ Thanh ghi điều khiển công suất: Thanh ghi điều khiển công suất (PCON) ở địa chỉ 87H chứa nhiều bit điều khiển. Chúng được tóm tắt trong bảng sau: Bit Kí hiệu Ý nghĩa 7 SMOD Bit gấp đôi tốc độ baud, nếu được set thì tốc độ baud sẽ tăng gấp đôi trong các mode1, 2 và 3 của port nối tiếp. 6 _ Không định nghĩa 5 _ Không định nghĩa 4 _ Không định nghĩa 3 GF1 Bit cờ đa dụng 1 2 GF0 Bit cờ đa dụng 0 1 PD Giảm công suất, được set để kích hoạt mode giảm công suất, chỉ thoát khi reset. 0 IDL Mode chờ, set để kích hoạt mode chờ, chỉ thoát khi có ngắt hoặc reset hệ thống. II.6 Bộ nhớ ngoài: mC 8952 có khả năng mở rộng bộ nhớ lên đến 64K bộ nhớ chương trình và 64K bộ nhớ dữ liệu ngoài. Do đó, có thể dùng thêm ROM và RAM bên ngoài nếu cần. Khi dùng bộ nhớ ngoài, Port 0 không còn là một port I/O thuần túy nữa. Nó được hợp kênh giữa bus địa chỉ (A0 – A7) và bus dữ liệu (D0 – D7) với tín hiệu ALE để chốt byte thấp của địa chỉ khi bắt đầu mỗi chu kì bộ nhớ. Port 2 thông thường được dùng cho byte cao của bus địa chỉ. Trong nửa đầu của mỗi chu kì bộ nhớ, byte thấp của địa chỉ được cấp trong Port 0 và được chốt bằng xung ALE. Một IC chốt 74HC373 (hoặc tương đương) sẽ giữ byte địa chỉ thấp trong phần còn lại của chu kì bộ nhớ. Trong nửa sau của chu kì bộ nhớ Port 0 được dùng như bus dữ liệu và được đọc hoặc ghi tùy theo lệnh. a/ Truy xuất bộ nhớ chương trình ngoài: Bộ nhớ chương trình ngoài là một IC ROM được cho phép bởi tín hiệu PSEN\. Hình sau mô tả cách nối một EPROM vào 8952: Giao tiếp giữa 8952 và EPROM. Một chu kì máy của 8952 có 12 chu kì xung nhịp. Nếu bộ dao động trên chip được lái bởi một thạch anh 12 Mhz thì một chu kì máy kéo dài 1 ms. Trong một chu kì máy, sẽ có hai xung ALE và hai byte được đọc từ bộ nhớ chương trình (nếu lệnh hiện hành là lệnh 2 bytes thì byte thứ hai sẽ được loại bỏ). Giản đồ thời gian của một lần lấy lệnh được vẽ ở hình sau: Giản đồ thời gian đọc bộ nhớ chương trình ngoài. b/ Truy xuất bộ nhớ dữ liệu ngoài: Giao tiếp giữa 8952 và RAM. Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM được cho phép ghi/đọc bằng các tín hiệu WR\ và RD\ (các chân P3.6 và P3.7 thay đổi chức năng). Chỉ có một cách truy xuất bộ nhớ dữ liệu ngoài là với lệnh MOVX dùng con trỏ dữ liệu (DPTR) 16 bits hoặc R0 và R1 xem như thanh ghi địa chỉ. Kết nối bus địa chỉ và bus dữ liệu giữa RAM và 8952 cũng giống như EPROM và do đó cũng có thể lên đến 64 Kbytes bộ nhớ RAM. Ngoài ra, chân RD\ của 8952 được nối tới chân cho phép xuất (OE\) của RAM và chân WR\ được nối tới chân ghi (WR\) của RAM. Giản đồ thời gian cho lệnh đọc dữ liệu ngoài được vẽ trên hình sau đối với lệnh MOVX A, @DPTR: Giản đồ thời gian của lệnh MOVX. Giản đồ thời gian cho lệnh ghi (MOVX @DPTR, A) cũng tương tự chỉ khác đường WR\ sẽ thay vào đường RD\ và dữ liệu được xuất ra trên chân Port 0 (RD\ vẫn giữ mức cao). c/ Giải mã địa chỉ: Nếu có nhiều EPROM và/hoặc nhiều RAM được giao tiếp với 8952, thì cần phải giải mã địa chỉ. Mạch giải mã cũng tương tự như các hệ vi xử lí khác. Ví dụ, nếu dùng nhiều EPROM và RAM 8Kbytes thì bus địa chỉ cần phải được giải mã để xác định IC nhớ nào được chọn. Người ta thường dùng IC giải mã 74HC138 với các ngõ ra được nối tới các ngõ vào chọn chip (CS) trên các IC nhớ. Hình sau vẽ một hệ thống với nhiều EPROM 8K 2764 và RAM 8K 6264: Giải mã địa chỉ. d/ Xếp chồng bộ nhớ chương trình và dữ liệu bên ngoài: Vì bộ nhớ chương trình là ROM, nên nảy sinh một vấn đề bất tiện khi phát triển phần mềm cho 8051/8031. Đối với 8952 đã cải tiến bằng cách thay thế bằng EEPROM, hoặc dùng một cách để khắc phục nhược điểm trên là xếp chồng các vùng nhớ chương trình và dữ liệu. Một IC RAM có thể chứa cả chương trình và dữ liệu bằng cách nối đường OE\ của RAM vào một mạch logic AND của PSEN\ và RD\. Mạch trên hình sau cho phép một IC RAM được dùng làm bộ nhớ chương trình và dữ liệu: Vậy một chương trình có thể được tải vào RAM (bằng cách ghi nó như bộ nhớ dữ liệu) và thi hành (bằng cách truy xuất nó như bộ nhớ chương trình). II.7 Lệnh Reset: mC8952 được reset bằng cách giữ chân RST ở mức cao ít nhất trong hai chu kì máy và trả nó về mức thấp. RST có thể được kích bằng tay dùng một nút bấm hoặc có thể được kích khi cấp điện dùng một mạch R-C. Trạng thái của tất cả các thanh ghi trong 8952 sau khi Reset hệ thống được tóm tắt trong bảng sau: Thanh ghi Nội dung Đếm chương trình 0000 H Tích lũy 00 H B 00 H PSW 00 H SP 07 H DPTR 0000 H Port 0 ¸ 3 FF H IP XXX00000 B IE 0XX00000 B Các thanh ghi định thời 00 H SCON 00 H SBUF 00 H PCON ( HMOS ) 0XXXXXXX B PCON ( CMOS ) 0XXX0000 B Quan trọng nhất trong các thanh ghi trên là thanh ghi đếm chương trình, nó được đặt lại 0000H. Khi RST trở lại mức thấp, việc thi hành chương trình luôn bắt đầu ở địa chỉ đầu tiên trong bộ nhớ chương trình: địa chỉ 0000H. Nội dung của RAM trên chip không bị thay đổi bởi lệnh Reset. III. TẬP LỆNH CỦA 8952 : Tập lệnh 8952 có 255 lệnh gồm 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte. III.1 Các chế độ đánh địa chỉ: a/ Địa chỉ thanh ghi: mC8952 có bốn bank thanh ghi, mỗi bank có 8 thanh ghi đánh số từ R0 đến R7. Tại mỗi thời điểm chỉ có một bank thanh ghi được tích cực. Mã lệnh n n n Địa chỉ thanh ghi Muốn chọn bank thanh ghi nào ta chỉ cần gán các bít nhị phân thích hợp vào RS1 (PSW.4) và RS0 (PSW.3) trong thanh ghi trạng thái chương trình (PSW). Ngoài ra, một số thanh ghi đặc biệt như thanh ghi tích lũy, thanh ghi con trỏ dữ liệu cũng được xác định trong các lệnh trên nên không cần bit địa chỉ. Trong các lệnh này thanh ghi tích lũy được kí hiệu là “A”, con trỏ dữ liệu là “DPTR”, thanh ghi đếm chương trình là “PC”, cờ nhớ là “C”, cặp thanh ghi tích lũy là “AB”. b/ Địa chỉ trực tiếp: Trong chế độ này, các thanh ghi bên trong 8952 được đánh địa chỉ trực tiếp bằng 8 bits địa chỉ nằm trong byte thứ hai của mã lệnh. Mã lệnh Địa chỉ trực tiếp Địa chỉ trực tiếp Dù vậy, trình hợp dịch cho phép gọi tên các thanh ghi chức năng đặc biệt (có địa chỉ trực tiếp từ 80H đến FFH). Ví dụ, P0 cho Port 0, TMOD cho thanh ghi chế độ timer, … c/ Địa chỉ gián tiếp: Mã lệnh i Địa chỉ gián tiếp. R0 và R1 được dùng để chứa địa chỉ tạm ô nhớ mà lệnh tác động đến. Người ta qui ước dùng dấu @ trước R0 hoặc R1. d/ Địa chỉ tức thời: Người ta dùng dấu # trước các toán hạng tức thời. Các toán hạng đó có thể là một hằng số, một kí số hay một biểu thức toán học …Trình hợp dịch sẽ tự động tính toán và thay thế dữ liệu vào mã lệnh. Mã lệnh Dữ liệu tức thời Địa chỉ tức thời. e/ Địa chỉ tương đối: Địa chỉ tương đối được dùng trong các lệnh nhảy. mC8952 dùng giá trị 8 bit có dấu để cộng thêm vào thanh ghi đếm chương trình (PC). Tầm nhảy của lệnh này trong khoảng từ –128 đến 127 ô nhớ. Trước khi cộng, thanh ghi PC sẽ tăng đến địa chỉ theo sau lệnh nhảy rồi tính toán địa chỉ offset cần thiết để nhảy đến địa chỉ yêu cầu. Mã lệnh Offset tương đối Địa chỉ tương đối. Như vậy, địa chỉ mới là địa chỉ tương đối so với lệnh kế tiếp chứ không phải bản thân lệnh nhảy. Thường lệnh này có liên quan đến nhãn được định nghĩa trước. f/ Địa chỉ tuyệt đối : Địa chỉ tuyệt đối chỉ dùng trước các lệnh ACALL và AJIMP. Các lệnh 2 byte này dùng để rẽ nhánh vào một trang 2Kbyte của bộ nhớ chương trình bằng cách cấp 11 bit địa chỉ thấp (A0-A10) để xác định địa chỉ đích trong trang mã. Còn 5 bit cao của địa chỉ đích chính là 5 bit hiện hành trong thanh ghi đếm chương trình. Vì vậy, địa chỉ của lệnh theo sau lệnh rẽ nhánh và địa chỉ đích của lệnh rẽ nhánh cần phải cùng trang mã 2Kbyte (có cùng 5 bits địa chỉ cao). A10-A8 Mã lệnh Offset tương đối Địa chỉ tuyệt đối g/ Địa chỉ dài : Địa chỉ dài chỉ dùng cho lệnh LCALL và LJIMP. Các lệnh này chiếm 3 byte và dùng 2 byte sau (byte 2 và byte 3) để định địa chỉ đích của lệnh (16 bit). Ưu điểm của lệnh này là có thể sử dụng trong toàn bộ vùng nhớ 64 Kbyte. Mã lệnh A15 - A8 A7 – A0 Địa chỉ dài Tuy nhiên, lệnh này chiếm nhiều byte và lệ thuộc vào vị trí vùng nhớ. h/ Địa chỉ tham chiếu: Địa chỉ tham chiếu dùng một thanh ghi cơ bản (hoặc thanh ghi đếm chương trình PC hoặc thanh ghi con trỏ dữ liệu DPTR) và địa chỉ offset (trong thanh ghi tích lũy A) để tạo địa chỉ được tác động cho các lệnh JMP hoặc MOVC. Các bảng nhảy và bảng tìm kiếm dễ dàng được tạo ra để sử dụng địa chỉ tham chiếu. Địa chỉ cơ bản Offset PC hoặc DPTR + ACC = Địa chỉ cần truy xuất Địa chỉ tham chiếu. III.2 Các nhóm lệnh của 8952: Tập lệnh của 8952 được chia làm 5 nhóm: Số học Luận lí Chuyển dữ liệu Chuyển điều khiển Các chỉ dẫn thiết lập lệnh: Rn : Thanh ghi R0 đến R7 của bank thanh ghi được chọn. Data : 8 bit địa chỉ vùng dữ liệu bên trong. Nó có thể là vùng RAM dữ liệu trong (0-127) hoặc các thanh ghi chức năng đặc biệt. @Ri : 8 bit vùng RAM dữ liệu trong (0-255) được đánh địa chỉ gián tiếp qua thanh ghi R0 hoặc R1. #data : Hằng 8 bit chứa trong câu lệnh. #data16 : Hằng 16 bit chứa trong câu lệnh. addr16 : 16 bit địa chỉ đích được dùng trong lệnh LCALL và LJMP. addr11 : 11 bit địa chỉ đích được dùng trong lệnh ACALL và AJMP. rel : Byte offset 8 bit có dấu được dùng trong lệnh SJUMP và những lệnh nhảy có điều kiện. bit : Bit được định địa chỉ trực tiếp trong RAM dữ liệu nội hoặc các thanh ghi chức năng đặc biệt. a/ Nhóm lệnh xử lí số học: ADD A, Rn (1 byte, 1 chu kì máy) : Cộng nội dung thanh ghi Rn vào thanh ghi A. ADD A, data (2, 1) : Cộng trực tiếp 1 byte vào thanh ghi A. AAD A, @Ri (1, 1) : Cộng gián tiếp nội dung RAM chứa tại địa chỉ được khai báo trong Ri vào thanh ghi A. ADD A, #data (2, 1) : Cộng dữ liệu tức thời vào A. ADDC A, Rn (1, 1) : Cộng thanh ghi và cờ nhớ vào A. ADDC A, data (2, 1) : Cộng trực tiếp byte dữ liệu và cờ nhớ vào A. ADDC A, @Ri (1, 1) : Cộng gián tiếp nội dung RAM và cờ nhớ vào A. ADDC A, #data (2, 1) : Cộng dữ liệu tức thời và cờ nhớ vào A. SUBB A, Rn (1, 1) : Trừ nội dung thanh ghi A cho nội dung thanh ghi Rn và cờ nhớ. SUBB A, data (2, 1) : Trừ trực tiếp A cho một số và cờ nhớ. SUBB A, @Ri (1, 1) : Trừ gián tiếp A cho một số và cờ nhớ. SUBB A, #data (2, 1) : Trừ nội dung A cho một số tức thời và cờ nhớ. INC A (1, 1) : Tăng nội dung thanh ghi A lên 1. INC Rn (1, 1) : Tăng nội dung thanh ghi Rn lên 1. INC data (2, 1) : Tăng dữ liệu trực tiếp lên 1. INC @Ri (1, 1) : Tăng gián tiếp nội dung vùng RAM lên 1. DEC A (1, 1) : Giảm nội dung thanh ghi A xuống 1. DEC Rn (1, 1) : Giảm nội dung thanh ghi Rn xuống 1. DEC data (2, 1) : Giảm dữ liệu trực tiếp xuống 1. DEC @Ri (1, 1) : Giảm gián tiếp nội dung vùng RAM xuống 1. INC DPTR (1, 2) : Tăng nội dung con trỏ dữ liệu lên 1. MUL AB (1, 4) : Nhân nội dung thanh ghi A với nội dung thanh ghi B. DIV AB (1, 4) : Chia nội dung thanh ghi A cho nội dung thanh ghi B. DA A (1,1) : Hiệu chỉnh thập phân thanh ghi A. b/ Nhóm lệnh luận lí : ANL A, Rn (1, 1) : AND nội dung thanh ghi A với nội dung thanh ghi Rn. ANL A, data (2, 1) : AND nội dung thanh ghi A với dữ liệu trực tiếp. ANL A, @Ri (1, 1) : AND nội dung thanh ghi A với dữ liệu gián tiếp trong RAM. ANL A, #data (2, 1) : AND nội dung thanh ghi với dữ liệu tức thời. ANL data, A (2, 1) : AND một dữ liệu trực tiếp với A. ANL data, #data(3, 2): AND một dữ liệu trực tiếp với dữ liệu tức thời. ANL C, bit (2, 2) : AND cờ nhớ với một bit trực tiếp. ANL C, /bit (2, 2) : AND cờ nhớ với bù của một bit trực tiếp. ORL A, Rn (1, 1) : OR thanh ghi A với thanh ghi Rn. ORL A, data (2, 1) : OR thanh ghi A với một dữ liệu trực tiếp. ORL A, @Ri (1, 1) : OR thanh ghi A với một dữ liệu gián tiếp. ORL A, #data (2, 1) : OR thanh ghi A với một dữ liệu tức thời. ORL data, A (2, 1) : OR một dữ liệu trực tiếp với thanh ghi A. ORL data, #data(3, 2): OR một dữ liệu trực tiếp với một dữ liệu tức thời. ORL C, bit (2, 2) : OR cờ nhớ với một bit trực tiếp. ORL C, /bit (2, 2) : OR cờ nhớ với bù của một bit trực tiếp. XRL A, Rn (1, 1) : XOR thanh ghi A với thanh ghi Rn. XRL A, data (2, 1) : XOR thanh ghi A với một dữ liệu trực tiếp. XRL A, @Ri (1, 1) : XOR thanh ghi A với một dữ liệu gián tiếp. XRL A, #data (2, 1) : XOR thanh ghi A với một dữ liệu tức thời. XRL data, A (2, 1) : XOR một dữ liệu trực tiếp với thanh ghi A. XRL data, #data (3, 2): XOR một dữ liệu trực tiếp với một dữ liệu tức thời. SETB C (1, 1) : Đặt cờ nhớ. SETB bit (2, 1) : Đặt một bit trực tiếp. CLR A (1, 1) : Xóa thanh ghi A. CLR C (1, 1) : Xóa cờ nhớ. CPL A (1, 1) : Bù nội dung thanh ghi A. CPL C (1, 1) : Bù cờ nhớ. CPL bit (2, 1) : Bù một bit trực tiếp. RL A (1, 1) : Quay trái nội dung thanh ghi A. RLC A (1, 1) : Quay trái nội dung thanh ghi A qua cờ nhớ. RR A (1, 1) : Quay phải nội dung thanh ghi A. RRC A (1, 1) : Quay phải nội dung thanh ghi A qua cờ nhớ. SWAP A (1, 1) : Đảo 2 nible của thanh ghi A . c/ Nhóm lệnh chuyển dữ liệu: MOV A, Rn (1, 1) : Chuyển nội dung thanh ghi Rn vào thanh ghi A. MOV A, data (2, 1) : Chuyển dữ liệu trực tiếp vào thanh ghi A. MOV A, @Ri (1, 1) : Chuyển dữ liệu gián tiếp vào thanh ghi A. MOV A, #data (2, 1) : Chuyển dữ liệu tức thời vào thanh ghi A. MOV Rn, A (1, 1) : Chuyển nội dung thanh ghi A vào thanh ghi Rn. MOV Rn, data (2, 2) : Chuyển dữ liệu trực tiếp vào thanh ghi Rn. MOV Rn, #data (2, 1) : Chuyển dữ liệu tức thời vào thanh ghi Rn. MOV data, A (2, 1) : Chuyển nội dung thanh ghi A vào một dữ liệu trực tiếp. MOV data, Rn (2, 2) : Chuyển nội dung thanh ghi Rn vào một dữ liệu trực tiếp. MOV data, data (3, 2) : Chuyển một dữ liệu trực tiếp vào một dữ liệu trực tiếp. MOV data, @Ri (2, 2) : Chuyển một dữ liệu gián tiếp vào một dữ liệu trực tiếp. MOV data, #data (3, 2) : Chuyển một dữ liệu tức thời vào một dữ liệu trực tiếp. MOV @Ri, A (1, 1) : Chuyển nội dung thanh ghi A vào một dữ liệu gián tiếp. MOV @Ri, data (2, 2) : Chuyển một dữ liệu trực tiếp vào một dữ liệu gián tiếp. MOV @Ri, #data (2, 1) : Chuyển một dữ liệu tức thời vào một dữ liệu gián tiếp. MOV DPTR, #data16 (3, 2): Chuyển một hằng 16 bit vào thanh ghi con trỏ dữ liệu. MOV C, bit (2, 1) : Chuyển một bit trực tiếp vào cờ nhớ. MOV bit, C (2, 2) : Chuyển cờ nhớ vào một bit trực tiếp. MOVC A, @A+DPTR (1, 2): Chuyển byte bộ nhớ chương trình có địa chỉ là @A + DPTR vào thanh ghi A. MOVC A, @A + PC(1, 2) : Chuyển byte bộ nhớ chương trình có địa chỉ là @A + PC vào thanh ghi A. MOVX A, @Ri (1, 2) : Chuyển dữ liệu ngoài (8 bit địa chỉ) vào thanh ghi A. MOVX A, @DPTR (1, 2) : Chuyển dữ liệu ngoài (16 bit địa chỉ) vào thanh ghi A. MOVX @Ri, A (1, 2) : Chuyển nội dung A ra dữ liệu ngoài (8 bit địa chỉ). MOVX @DPTR, A (1, 2) : Chuyển nội dung A ra dữ liệu ngoài (16 bit địa chỉ). PUSH data (2, 2) : Chuyển dữ liệu trực tiếp vào ngăn xếp và tăng SP. POP data (2, 2) : Lấy dữ liệu trực tiếp ra khỏi ngăn xếp và giảm SP. XCH A, Rn (1, 1) : Trao đổi dữ liệu giữa thanh ghi Rn và thanh ghi A. XCH A, data (2, 1) : Trao đổi giữa thanh ghi A và một dữ liệu trực tiếp. XCH A, @Ri (1, 1) : Trao đổi giữa thanh ghi A và một dữ liệu gián tiếp. XCHD A, @Ri (1, 1) : Trao đổi giữa nibble thấp (LSN) của của thanh ghi A và LSN của dữ liệu gián tiếp. d/ Nhóm lệnh chuyển quyền điều khiển : ACALL addr11 (2, 2) : Gọi chương trình con dùng địa chỉ tuyệt đối. LCALL addr16 (3, 2) : Gọi chương trình con dùng địa chỉ dài. RET (1, 2) : Trở về từ lệnh gọi chương trình con. RETI (1, 2) : Trở về từ lệnh gọi ngắt. AJMP addr11 (2, 2) : Nhảy tuyệt đối. LJMP addr16 (3, 2) : Nhảy dài. SJMP rel (2, 2) : Nhảy ngắn. JMP @A + DPTR (1, 2) : Nhảy gián tiếp từ con trỏ dữ liệu. JZ rel (2, 2) : Nhảy đến A bằng 0. JNZ rel (2, 2) : Nhảy đến A không bằng 0. JC rel (2, 2) : Nhảy đến cờ nhớ được đặt. JNC rel (2, 2) : Nhảy nếu cờ nhớ không được đặt. JB bit, rel (3, 2) : Nhảy tương đối nếu bit trực tiếp được đặt. JNB bit, rel (3, 2) : Nhảy tương đối nếu bit trực tiếp không được đặt. JBC bit, rel (3, 2) : Nhảy tương đối nếu bit trực tiếp được đặt, rồi xóa bit. CJNE A, data, rel (3, 2) : So sánh dữ liệu trực tiếp với A và nhảy nếu không bằng. CJNE A, #data, rel (3, 2) : So sánh dữ liệu tức thời với A và nhảy nếu không bằng. CJNE Rn, #data, rel (3, 2) : So sánh dữ liệu tức thời với nội dung thanh ghi Rn và nhảy nếu không bằng. CJNE @Ri, #data, rel (3, 2) : So sánh dữ liệu tức thời với dữ liệu gián tiếp và nhảy nếu không bằng. DJNZ Rn, rel (2, 2) : Giảm thanh ghi Rn và nhảy nếu không bằng. DJNZ data, rel (3, 2) : Giảm dữ liệu trực tiếp và nhảy nếu không bằng. CHƯƠNG IV: THIẾT KẾ PHẦN CỨNG Sơ đồ khối tổng quát của hệ thống điều khiển động cơ : Nhiệm vụ các khối trong hệ thống : Khối nguồn + tách zero + lệch pha : + Tạo nguồn nuôi +5V,+24V cho mạch điều khiển. + Tạo góc lệch pha . + Tách điểm zero để xác định thời điểm ứng với góc kích bằng không. Khối vi xử lý : + Phát xung kích cho các SCR. + Xử lý các tín hiệu hồi tiếp, tín hiệu nhập. + Hiển thị kết quả. Khối khuếch đại và cách ly : + Khuếch đại tín hiệu kích từ vi xử lý để có thể kích được SCR. + Cách ly mạch điều khiển và mạch động lực. Mạch công suất : + Chỉnh lưu điện áp xoay chiều ba pha thành điện áp một chiều cung cấp cho động cơ DC. Khối hồi tiếp : + Hồi tiếp tín hiệu áp và dòng để hiệu chỉnh tốc độ và moment của động cơ. Khối nhập dữ liệu : + Đưa dữ liệu người sử dụng mong muốn vào vi xử lý. Khối xuất dữ liệu : + Hiển thị kết quả lên các led 7 đoạn. 1. Mạch công suất : Sử dụng động cơ DC 6000W có điện áp định mức Uđm = 24VDC, dòng điện định mức Iđm = 250A, tốc độ quay xác lập là 1500 RPM, thời hằng đạt tốc độ xác lập là 5s. Ở sơ đồ cầu chỉnh lưu mỗi SCR chỉ dẫn 1/3 chu kì áp nguồn nên trị trung bình dòng điện qua nó là: . Điện áp khoá và áp ngược cực đại đặt lên SCR là: . Chọn hệ số an toàn dòng KI=2. Hệ số an toàn áp là KU=3. Áp khoá và áp ngược cực đại trên SCR là: Uchọn= KU.UDRM = 1616,66V Dòng trung bình cực đại qua SCR là : Ichọn = KI.ITAV = 166.66A Ta chọn SCR có số hiệu BStN 35110 có các tham số kĩ thuật như sau: type UDRM (V) UDSM (V) ItRMS (A) IFav (A) ItSM (A) PGmax (W) By t (ns) BStN 35110 1650 1650 440 280 6160 20 10000 (A2s) Ugt (V) Igt (A) Ih (A) Ugmax (V) Igmax (A) tq (ms) D Case No. 190000 1.5 0.25 0.25 10 10 200000 S DIN41893 361 Bảo vệ dòng cho linh kiện trên ta dùng cầu chì tác động nhanh có dòng định mức là 105A, tích phân của dòng ngắn mạch để cầu chì chảy =155000 (A2s). Bảo vệ áp ta sử dụng mạch RC song song với hai chân A, K của SCR. Dùng mạch R//C mắc song song hai chân G, K của SCR để chống kích nhầm do nhiễu nên mắc gần SCR. Để hồi tiếp điện áp về ta dùng máy phát tốc (tachometer) có tỷ số giữa điện áp và tốc độ quay là 1000 (vòng/phút)/8.2Volt nhằm cách ly mạch điều khiển giữa mạch điều khiển và mạch động lực. Dùng điện trở shunt = 0.001 Ohm để hồi tiếp dòng về để hiệu chỉnh moment. Sơ đồ mạch động lực : TÍNH TOÁN MÁY BIẾN ÁP: Điện áp trên cuộn sơ cấp : USC = 380V Điện áp trên cuộn thứ cấp : UTC = 18V Tỉ số vòng dây cuộn sơ cấp và cuộn thứ cấp máy biến áp : Trị hiệu dụng dòng điện qua cuộn thứ cấp : (A) Trị hiệu dùng dòng điện qua cuộn sơ cấp : ISC = K.ITC = 0.047x245 = 11.515 (A) Công suất biểu kiến của cuộn thứ cấp : STC = 3.UTC.ITC =3x18x245=13230 (W) Công suất biểu kiến của cuộn sơ cấp : SSC = 3.USC.ISC = 3x380x11.515=13127 (W) Công suất biểu kiến máy biến áp : (W) Hệ số sử dụng máy biến áp kT = 1.05 Khối nguồn + lệch pha + tách zero: a. Khối lệch pha: Đối với mạch cầu chỉnh lưu ba pha, góc kích không tính từ thời điểm 0 vì áp khoá chỉ xuất hiện trên linh kiện từ góc pha nên góc kích = 0 tại thời điểm . Mạch lệch pha: do tính chất của nguồn ba pha thứ tự thuận ở sơ đồ tia áp dây AC chậm hơn áp pha A một góc 30 0 , như vậy mạch lệch pha được thực hiện đơn giản bằng cách sử dụng áp dây đưa vào mạch điều khiển. b. Khối nguồn : tạo điện áp DC 5V và 24V làm nguồn nuôi cho mạch vi điều khiển, mạch khuếch đại, mạch hồi tiếp và các mạch khác. Mạch nguồn : Ở mạch này ta dùng chỉnh lưu điểm giữa nên ta sử dụng biến áp có điểm giữa ra và . Hai tín hiệu TA1, TA2 được dùng cho mạch tách zero. c. Khối tách zero : xác định thời điểm góc kích để đưa vào vi điều khiển AT89C52 dùng làm mốc để phát xung kích. Ta dùng mạch sau: Ở mạch này ta sử dụng OP-AMP LM358 dùng được nguồn đơn. Hai diode có nhiệm vụ xén áp vào LM358, ngõ ra sẽ được đưa vào ngõ interupt của vi điều khiển. Dạng sóng của ngõ vào và ra : 3. Khối vi xử lý : Vi điều khiển 89C52 sẽnhận các tín hiệu đặt, tín hiệu hồi tiếp xử lý phát ra xung kích để ổn định tốc độ cho động cơ. IC 74LS393 tạo tần số hoạt động 2 MHz cho ADC 0809 bằng cách lấy tần số thạch anh đưa vào 74LS393 chia 6 ta được tần số 2MHz. IC ULN2004 dùng làm đệm điện áp 5V qua 15V ở ngõ ra Port 1 của vi xử lý ngõ ra của ULN2004 phải dùng điện trở kéo lên. Công dụng các port của vi điều khiển AT89C52 : + Port 1 : P1.1 – P1.6 là sáu ngõ kích xung cho 6 SCR theo thứ tự từ SCR1 đến SCR6. + Port 0 : dùng xuất nhập dữ liệu Sơ đồ mạch : Mạch giải mã địa chỉ là IC 74LS138; ta có bảng phân vùng địa chỉ như sau: CHIP SELECT BẢNG PHÂN VÙNG ĐỊA CHỈ CS0 0000H – 1FFFH CS1 2000H – 3FFFH CS2 4000H – 5FFFH CS3 6000H – 7FFFH CS4 8000H – 9FFFH CS5 A000H – BFFFH CS6 C000H – DFFFH CS7 E000H - FFFFH Mạch tạo xung dao động cho vi xử lý gồm thạch anh X2 12 MHz và hai tụ C12, C13. Như vậy, vi điều khiển AT89C52 hoạt động với chu kì máy là 1 . Mạch reset: gồm R7, R21, C14 và SW1 tạo xung reset khoảng 2 lần chu kì máy để reset vi điều khiển AT89C52. Khối khuếch đại và cách ly: Do tín hiệu phát ra từ vi xử lý không đủ năng lượng để kích các SCR do đó ta phải dùng mạch khuếch đại, ta phải điều chỉnh tín hiệu kích trong vùng kích được. Và yêu cầu của mạch điều khiển là phải cách ly với mạch động lực ta có thể dùng optron hoặc biến áp xung. Ta sử dụng biến áp xung vì mạch biến áp xung đơn giản hơn optron và không cần sử dụng nguồn riêng. Mạch khuếch đại và cách ly: Điện trở R11 là điện trở kéo lên của ngõ ra vi mạch ULN2004. Diode D7, D8 dùng để ngăn áp âm đưa vào cổng kích GK. Diode D39 làm tắt nhanh dòng từ hóa khi xung bị ngắt. Điện trở Rhd hạn dòng qua MOSFET M1. Xác định áp, dòng kích SCR : Do ta kích xung có chiều dài là 1ms bằng 1/10 chu kì dòng điện lưới tần số 50Hz. Công suất tổn hao trung bình ở cực cổng nằm ngoài vùng gạch chéo ở hình vẽ bên dưới. Theo hình vẽ vùng được gạch chéo là vùng đảm bảo kích; ta chọn điểm kích có UG= 5 V và IG=5 A. Chọn tỷ số BAX giảm áp từ 4 : 1 để giảm dòng qua transitor và nguồn cấp điện. Ap ngõ vào BAX là 20V và dòng qua cuộn sơ là 1,25 A vậy điện trở cuộn sơ là Rsơ = 20/1.25=16 Ohm. Chọn lõi biến áp xung là 0.8 cm2 . Số vòng dây của cuộn sơ là 400 vòng, dây có tiết diện là 0.02 mm2 . Số vòng dây của cuộn thứ là 100 vòng, dây có tiết diện là 0.07mm2. Chọn MOSFET: Dòng MOSET là ID= 1.25A và áp trên cực DS là VDS = 4 V. Chọn hệ số khuếch đại dòng KI=3. ta chọn được MOSFET có số hiệu BUZ 60 có các tham số kỹ thuật như sau: Type Kanal VDS (V) ID (A) RDS(on) (Ohm) BSS 60 N 400 5.5 1.0 5. Khối hồi tiếp : Vi mạch ADC 0809 chuyển đổi tín hiệu tương tự ra tín hiệu số (8 bit). Điện áp so sánh (VREF) là 3,6V. Tốc độ tối đa của động cơ là 1760 RPM áp hồi tiếp về là 14,4 V ta phải giảm áp này bằng điện áp so sánh 3.6V, ta sẽ có hệ số tỷ lệ 3,6/14,4 ta chọn hai điện trở R9=820 Ohm và R13=3,3K. Tương tự, ta có dòng điện tối đa qua động cơ Imax = 300 A. Áp từ điện trở Shunt hồi tiếp về sẽ là 0.3V suy hệ số tỷ lệ 3,6/0,3; ta chọn điện trở R76=8,2K và R77=680 Ohm. Các điện trở R1 và R5 làm cho OPAMP hoạt động ổn định hơn. Sơ đồ mạch: 6. Khối nhập dữ liệu: nhập các giá trị đặt cho tốc độ và moment.ta sử dụng các phím nhấn như hình sau: IC 74LS245 và 74AC32 dùng để mở rộng port 0. R1 là điện trở kéo lên nguồn. Hoạt động của mạch: khi SW2 ngắt, điện áp ngõ vào 74lS245 luôn là 5V; khi SW2 đóng điện áp này sẽ bằng 0V. 7. Khối xuất dữ liệu: hiển thị giá trị đặt và giá trị tốc độ hồi tiếp về. Ta sử dụng các đèn LED 7 dùng phương pháp chốt. Sử dụng chốt 74LS573 có ngõ vào được nối với port 0 của vi điều khiển. Điện trở 330 giảm dòng vào LED. IC 74AC02 tạo tín hiệu chọn chip cho chốt 74LS573. Sơ đồ mạch hiển thị: 8. Giải thuật vi điều khiển: Ý tưởng giải thuật: Khi vi điều khiển nhận được tín hiệu interupt INT0 hoặc INT1 sẽ khởi động timer0 với thời gian là alpla, giá trị này được nhập từ bàn phím (hiệu chỉnh vòng hở) hoặc tính trong phần hiệu chỉnh PI (hiệu chỉnh vòng kín với giá trị đầu là để áp chỉnh lưu ra bằng 0). Khi timer0 tràn chương trình sẽ thực hiện : khởi động Timer1 với thời gian cố định 1/6 chu kì là ; nếu nguồn ngắt là INT0 thì vi điều khiển phát ra xung kích 1ms cho SCR1. Khi timer1 tràn chương trình sẽ thực hiện lại việc khởi động timer1 và kích cho SCR2. tương tự như vậy cho SCR3 rồi đợi timer 0 tràn chuẩn bi cho lần kích kế tiếp. Chương trình sẽ thực hiện tương tự cho INT1. Lưu đồ giải thuật vòng hở : Hiệu chỉnh vòng kín: Bộ điều khiển số : các vi xử lý, hạt nhân của bộ điều khiển, hiện nay rất thông dụng trong các hệ thống điều khiển công nghiệp. Sức mạnh vi xử lý là cung cấp các đặc điểm mới như là tự điều chỉnh, điều khiển đa biến, và hệ chuyên gia. Khả năng giao tiếp của vi xử lý qua các đường bus và các mạng cục bộ là một lý do khác mà nó được các bộ điều khiển số chấp nhận. Bộ điều khiển số dùng cho điều khiển vòng kín gồm các kiểu (mode) điều khiển PI, PD, PID. Lấy mẫu (Sampling): Một bộ điều khiển số sẽ đo biến điều khiển tại những thời điểm xác định, được phân thành khoảng thời gian (time interval), gọi là thời gian lấy mẫu,. Mỗi lần lấy mẫu (hay đo lường) biến điều khiển sẽ chuyển đổi thành các số binary làm input cho các máy vi tính số hoặc microcomputer. Máy tính trừ các tín hiệu lấy mẫu với tín hiệu đặt (setpoint) để xác định các sai số (error samples). e1 = sp –cm1 = sai số ở lần lấy mẫu đầu tiên. e2 = sp –cm2 = sai số ở lần lấy mẫu thứ hai. e3 = sp –cm3 = sai số ở lần lấy mẫu thứ ba. . . . en = sp –cmn = sai số ở lần lấy mẫu hiện tại. Giải thuật điều khiển (control algorithms): Sau khi tính sai số, bộ điều khiển PID theo một thủ tục gọi là giải thuật PID để tính các ngõ ra điều khiển dựa trên các sai số : e1, e2, e3, …,en. Giải thuật PID có hai loại, bản cấp bậc (positional version) và bản gia tăng (incremental version). Bản cấp bậc (positional version) xác định vị trí valve, dựa trên các tín hiệu sai số. Phương trình (4.1) version đơn giản của giải thuật cấp bậc. (4.1) với vn = vi trí valve hiện tại, percent of full scale. P = độ lợi điều khiển. en= sai số hiện tại, percent of full scale. = thời gian lấy mẫu, second. I = integral action rate, second-1. D =derivative action time constant, second. = thay đổi theo tín hiệu sai số. Lưu đồ giải thuật như sau: Bản gia tăng (incremental version) xác định sự thay đổi của vị trí valve, 0, dựa vào các sai số. Giải thuật gia tăng (incremental algorithm) có thể được xác định bằng cách sử dụng phương trình (4.1) để xác định vn và vn-1 sau đó thực hiện phép trừ sẽ được phương trình (4.2). (4.2) với Giải thuật gia tăng (incremental) đặc biệt thích hợp với các thiết bị đầu ra gia tăng như động cơ bước (stepper motor). Giải thuật cấp bậc (positional) tự nhiên hơn có thuận lợi là bộ điều khiển có nhớ vị trí valve. Nếu thời gian lấy mẫu, , ngắn hơn hằng số thời gian tích phân (integral action time constant) nhiều, Ti = 1/I, giải thuật cấp bậc (positional) sẽ làm việc như một bộ điều khiển analog. Hiệu chỉnh tích phân (the integral mode): Hiệu chỉnh tích phân được tính ở phương trình 4.1 có thể cho kết quả không thỏa mãn. Hệ số này được tính theo phương trình 4.1 như sau: (4.3) ví dụ, hiệu chỉnh tích phân phải thay đổi một lượng tính bằng integral mode change = PI..ej (4.4) Khi giá trị PI. nhỏ hơn 1, điều đó sẽ thuận lợi hơn để sử dụng PI., được lưu trữ trong máy tính dưới dạng số nguyên (integer). Phương trình 4.4 sẽ được sữa lại IDIV = Integral mode change = (4.5) Nếu PI. rất nhỏ, máy tính sẽ bỏ qua các sai số nhỏ do thiếu độ phân giải (insufficient resolution). Ví dụ, xét một bộ điều khiển số có chiều dài 12-bit. Độ phân giải của 12 bit binary là 1/4096. Để minh hoạ một điểm, ta giả sử rằng 1 số binary 12 bit tương ứng với một khoảng các sai số từ -2048 đến +2047. Nếu P=0.5, , và I = 0.002 s-1 thì PI. =(0.5)(1)(0.002) = 0.001 IDIV = 1000 Bất kì giá trị nào của sai số lớn hơn -1000 và nhỏ hơn +1000 ( 48% của khoảng full_scale ) sẽ cho kết quả trong integral mode change nhỏ hơn 1, sẽ được bỏ qua. Thay đổi nhỏ này sau đó sẽ mất trừ khi độ phân giải của máy tính thay đổi như ở ví dụ tiếp theo. Kết quả cuối cùng luôn có một sai số offset mà hiệu chỉnh tích phân không thể triệt tiêu được. Một cách giải quyết sai số offset này là tăng chiều dài word của máy tính. Một word 16 bit có độ phân giải 1/65.536, có thể biểu diễn khoảng sai số từ -32.768 đến 32.767. điều này sẽ giảm sai số offset còn khoảng 3% khoảng full-scale. Một cách khác là cộng một phần không dùng đến của tổng các sai số với sai số hiện tại, en, trước khi tính integral mode change. Ở ví dụ trước, sai số 900 xuất hiện hai lần liên tục sẽ không tính được integral mode change vì mẫu bé hơn 1000. Tuy nhiên, mẫu đầu tiên được giữ lại, tổng sẽ là 1800 sẽ tính integral mode change của 1800/1000 =1 dư 800. Số dư 800 được giữ lại và sẽ cộng với sai số ở lần lấy mẫu kế tiếp. Mỗi lần số dư tích lũy cộng với sai số hiện tại lớn hơn 1000, một số tăng khác sẽ cộng với integral mode change. Hiệu chỉnh vi phân (dirivative mode) Hiệu chỉnh vi phân được tính ở phương trình 4.1 cũng có thể cho kết quả không thoả mãn. Một tín iệu biến đổi chậm, ví dụ, kết quả trong hiệu chỉnh vi phân “jumpy”. Điều này sẽ xuất hiện thế nào và điều gì được làm để nhuyễn hoá hiệu chỉnh vi phân. Hiệu chỉnh vi phân được tính theo phương trình (4-1) Derivative tern = PD Phân số thực sự là một dự đoán mức thay đổi của sai số, de/dt. được cố định bằng mức lấy mẫu, như vậy ta chỉ cần tập trung phần (en – en-1), được thay thế bằng est1. Hệ số vi phân được tính bằng est1 gọi là D1. est1 = en – en-1 D1 = Nếu P=6, , và D=100 s, thì D1= Bảng 1 chỉ hệ số vi phân được tính từ biến điều khiển giảm tại mức 0,5%/1s. Chú ý D1 chỉ là 0 hoặc 600, bởi vì phỏng đoán, est1, là 0 hoặc 1. Để phỏng đoán tốt hơn là dùng các mẫu trước để cải tiến sự phỏng đoán. Ví dụ dùng bốn mẫu trước để đoán . Ta gọi phỏng đoán này est2 ,và hệ số vi phân là D2. est2 = (en + en-1) – (en-2 – en-3) D2 = Nếu P=6, ,và D = 100s, thì D2= Bảng 1: n c cm e est1 D1 est2 D2 1 9.5 9 0 0 0 0 0 2 9.0 9 0 0 0 0 0 3 8.5 8 1 1 600 1 150 4 8.0 8 1 0 0 2 300 5 7.5 7 2 1 600 2 300 6 7.0 7 2 0 0 2 300 7 6.5 6 3 1 600 2 300 8 6.0 6 3 0 0 2 300 9 5.5 5 4 1 600 2 300 10 5.0 5 4 0 0 2 300 Bảng 1 chỉ các phỏng đoán làm nhuyễn hệ số vi phân như thế nào. est2 ứng với chu kì lấy mầu là 2s. Nó dùng 2 mẫu để phỏng đoán en vả hơn hai mẫu để phỏng đoán en-2. Thành phần 22 tính D2 tăng chu kì lấy mẫu lên 2 lầnvà dùng hai mẫu để để tính giá trị trung bình. Ta có thể mở rộng nhiều mẫu trước. Một phỏng đoán est5 sẽ tăng lên 5 và dùng 5 mẫu để dự đoán en vả 5 mẫu để đoán en-5. est5 = (en + en-1+ en-2 + en-3 +en-4) – (en-5 – en-6 + en-7 + en-8 + en-9) = TÀI LIỆU THAM KHẢO Bùi Quốc Khánh – Nguyễn Văn Liễn – Nguyễn Thị Hiền. TRUYỀN ĐỘNG ĐIỆN. Bộ Môn Kỹ Thuật Điện Tử Trường Đại Học Bách Khoa Thành Phố Hồ Chí Minh. GIÁO TRÌNH VI XỬ LÝ. TÓM TẮT BÀI GIẢNG ĐIỆN TỬ CÔNG SUẤT 2 PTS. Nguyễn Văn Nhờ. BÀI GIẢNG ĐIỆN TỬ CÔNG SUẤT 1 & BÀI TẬP. Robert N.Bateson. INTRODUCTION TO CONTROL SYSTEM TECHNOLOGY. Dương Minh Trí. SƠ ĐỒ CHÂN LINH KIỆN BÁN DẪN. SÁCH TRA CỨU THYRISTOR A…Z…60000. Phạm Thị Cư – Trương Trọng Tuấn Mỹ – Lê Minh Cường. MẠCH ĐIỆN 1 Một Số Luận Văn Liên Quan của Trường Đại Học Bách Khoa và Trường Đại Học Sư Phạm Kỹ Thuật.