Đề tài Thiết kế chế tạo bộ khuếch đại Lock-In số

nh bao g m nhi u ch d d a ch và du c ch t o nh m tuong thích v i trình biên d ch ngôn ng C. Không gian d li u có th du c d a ch hoá thành 32K words ho c 64 Kbytes và du c chia làm hai kh i, du c g i là b nh d li u X và b nh d li u Y. M i kh i d u có kh i t o d a ch - AGU (Adress Generator Unit) riêng bi t c a nó. T t c các l nh ho t d ng don d c ch qua b nh X, và kh i AGU – quy d nh s xu t hi n c a m t vùng d li u th ng nh t. L p thanh ch a phép nhân (Multiply-Accumulate) – MAC c a l nh DSP ho t d ng thông qua c hai kh i AGU c a b nh X và Y, nó chia d a ch d li u thành hai ph n. M i t d li u g m 2-bytes, và t t c các l nh có th d nh d a ch d li u theo bytes ho c words (t ). Có hai cách d truy xu t d li u trong b nh chuong trình dó là: - 32 Kbytes cao c a vùng nh d li u có th du c s p x p trong n a th p c a không gian chuong trình t i biên c a 16K t chuong trình b t k , du c d nh nghia b i thanh ghi PSVPAG 8-bit (Program Space Visibility Page). Do dó các l nh có th truy c p không gian chuong trình nhu không gian d li u, nhung có m t gi i h n là nó c n thêm m t chu k l nh n a. Ch có 16 bít th p c a m i t l nh có th s d ng phuong th c truy c p này. - Truy c p tr c ti p không tuy n tính c a các trang 32K t n m trong không gian chuong trình cung có th s d ng các thanh ghi làm vi c, thông qua b ng l nh d c và ghi. B ng l nh d c và ghi có th du c s d ng d truy c p c 24 bit c a m t t l nh. Kh i X AGU (kh i AGU c a b nh X) cung h tr vi c d o bit d a ch trên d a ch dích k t qu nh m don gi n hoá t i da d li u vào ho c ra d chúng thích h p cho thu t toán FFT co s 2. V i t t c các l nh, nhân c a dsPIC30F có kh nang th c hi n vi c d c b nh d li u ho c b nh chuong trình, d c thanh ghi làm vi c, ghi vào thanh ghi làm vi c và d c b nh chuong trình m i chu kì l nh. Nhu v y, l nh 3 toán h ng du c h tr , cho phép th c hi n phép tính C = A + B trong m t chu kì l nh. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 15 Hình 2.1. So d kh i DsPic30F4011 ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 16 Hình 2.2. Các thanh ghi c a kh i x lý trung tâm ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 17 Công c DSP du c tích h p vào vi x lý làm tang ý nghia c a m t CPU m nh v thu t toán. Ð c di m c a nó là th c hi n t c d cao m t phép nhân hai s 17-bit, m t kh i s h c và logic (ALU) 40-bit, hai thanh ch a có kh nang bão hoà 40-bit và m t b d ch hai hu ng 40-bit. D li u trong thanh ch a ho c b t k m t thanh ghi làm vi c nào có th du c d ch trái 15 bit hay d ch trái 16 bit ch trong m t chu k l nh. Các l nh DSP ho t d ng th ng nh t v i t t c các l nh khác và du c thi t k nh m thích h p v i vi c x lý th i gian th c. L p MAC c a l nh có th d ng th i n p hai toán h ng d li u t b nh trong khi dang nhân hai thanh ghi W. Ð kích ho t ch d n p d ng th i c a toán h ng, không gian d li u du c chia nh cho các l nh này và tuy n d i v i các l nh khác. Vi c này du c th c hi n rõ ràng và r t linh ho t b ng cách dành m t vài thanh ghi làm vi c cho m i không gian d a ch cho l p MAC c a l nh. Nhân c a vi x lý không h tr du ng ng da t ng l nh, nhung m t l nh don t ng s s d ng ki thu t ti n n p, truy c p và gi i mã t ng ph n l nh nh m m c tiêu m t l nh ch th c hi n trong m t chu k . 2.3.2. Kh i t o d a ch AGU Nhân c a vi x lý dsPIC ch a hai kh i t o d a ch d c l p là X AGU và Y AGU. Kh i Y AGU h tr d c d li u 16-bit cho l p MAC c a l nh DSP. Các kh i AGU trong dsPIC h tr 3 ki u d a ch d li u: - Ð a ch tuy n tính. - Ð a ch vòng. - Ð a ch d o bit. Ch d d a ch tuy n tính và d a ch vòng có th áp d ng cho không gian d li u ho c không gian chuong trình. Ch d d o bit d a ch áp d ng cho các d a ch không gian d li u 2.3.2.1. Ch d d a ch l nh Các ch d d a ch du c cung c p trong l p MAC c a các l nh thì có khác nhau dôi chút các l nh khác nhau. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 18 B ng 2.1. Các ch d d nh d a ch co b n d oc h tr L nh thanh ghi t p T t c các l nh thanh ghi d u s d ng tru ng d a ch 13-bit d tr c ti p d nh d a ch d li u 8192 bytes d u c a b nh d li u (g n không gian d li u). T t c các l nh thanh ghi t p d u t n d ng thanh ghi làm vi c W0, thanh ghi làm vi c trong các l nh này. L nh MCU Các l nh MCU 3 toán h ng có d ng nhu sau: Toán h ng 3 = Toán h ng 1 Toán h ng 2 Trong dó Toán h ng 1 luôn là thanh ghi làm vi c (ví d : ch d d a ch ch có th là thanh ghi tr c ti p). Toán h ng 2 có th là thanh ghi W, l y d li u t b nh d li u, ho c 5 bit thông thu ng. K t qu du c d t trong có th là thanh ghi W ho c m t d a ch c d nh. L nh di chuy n và tích lu L nh di chuy n và các l p DSP tích lu c a l nh làm cho s m m d o c a d a ch cao hon các l nh khác. T t c các l nh MCU, l nh di chuy n và tích lu d u h tr ch d d a ch , và cung h tr ch d thanh ghi gián ti p và thanh ghi d a ch offset. Chú ý: d i v i l nh MOV, ch d d a ch du c ch rõ trong l nh có th khác nhau gi a ngu n và dích. Tuy nhiên tru ng c a 4-bit offset c a thanh ghi Wb du c chia s gi a ngu n và dích. Các l nh MAC ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 19 C hai toán h ng ngu n c a các l nh DSP (CLR, ED, EDAC, MAC, MPY.N, MOVSAC và MSC) du c xem nhu các l nh MAC, t n d ng các l nh du c don gi n hoá c a ch d d a ch nh m cho phép ngu i s d ng có th di u khi n con tr d li u thông qua các b ng thanh ghi gián ti p. Hai thanh ghi ti n n p toán h ng ngu n ph i là m t trong các thanh ghi sau: {W8, W9, W10, W11}. V i d c d li u, W8 và W9 luôn tuong tác tr c ti p v i X AGU, W10 và W11 luôn tuong tác tr c ti p v i Y AGU. Do dó d a ch hi u d ng du c t o (tru c và sau khi hi u ch nh) ph i h p l v i d a ch trong không gian d li u X cho W8, W9 và trong không gian d li u Y cho W10, W11. Các l nh khác Bên c nh các ch d d a ch bi n d i, m t vài l nh s d ng các h ng s có d nh d ng thay d i. Ví d : l nh BRA (branch – phân nhánh) s d ng d li u 16-bit có d u d ch ra dích r nhánh tr c ti p, trong khi lênh DISI s d ng tru ng s 14-bit không d u. Trong m t vài l nh nhu ADD hay ACC, ngu n c a m t toán h ng ho c k t qu du c dua ra b i chính mã l nh c a nó. Tuy nhiên, m t vài l nh nhu NOR, l i không có toán h ng nào. 2.3.2.2. Ch d d o bit d a ch Ð a ch du c d o bit nh m làm don gi n hoá d li u cho thu t toán FFT co s 2. Nó du c h tr b i kh i AGU c a X ch cho vi c ghi d li u. Th c hi n d o bit d a ch Ð o bít d a ch du c b t khi các di u ki n sau du c tho mãn: - Các bit BWM (l a ch n thanh ghi W) trong thanh ghi MODCON giá tr l n hon 15 (không th truy c p ngan x p khi dang s d ng ch d d o bit d a ch ) - Bit BREN du c d t trong thanh ghi XBREV - Ch d d a ch du c s d ng là ch d thanh ghi gián ti p N u d dài b d m c a các bit du c d o là M = 2N bytes, N bit cu i cùng c a b d m d li u b t d u du c d nh d a ch b ng không. Các bit XB là d a ch bit du c d o, hay còn g i là “di m xoay” (pivot point) thu ng là h ng s . ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 20 Hình 2.3. M t ví d v d o bit d a ch 2.3.3. T ch c b nh và b nh chuong trình 2.3.3.1. Không gian d a ch chuong trình Không gian d a ch chuong trình có d l n 4M t l nh. B n d không gian b nh chuong c a dsPic30F4011 du c ch ra trong Hình 2.4. B nh chuong trình có th du c d a ch hoá b i m t giá tr 24-bit b i b d m chuong trình (PC), ho c b ng l nh d a ch hi u d ng (EA), ho c không gian d li u EA khi không gian chuong trình du c s p x p và d a ch hoá. Chú ý r ng, d a ch không gian chuong trình du c tang lên v i bu c là 2 gi a các t chuong trình d t o ra s tuong thích v i vi c d a ch hoá không gian d li u. Truy c p không gian chuong trình ngu i s d ng b gi i h n trong d i 4M d a ch c a t l nh (t 0x000000 t i 0x7FFFFE) v i t t c các l nh truy c p, tr hai l nh TBLRD/TBLWT - s d ng bit 7 c a thanh ghi TBLPAG d xác d nh ngu i s d ng ho c thi t l p c u hình truy c p b nh . Hình 2.4. B n d không gian b nh chuong trình ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 21 2.3.3.2. Truy xu t d li u t b nh chuong trình s d ng các l nh b ng Ki n trúc c a dsPIC cho phép n p d li u r ng 24-bit t i b nh chuong trình, do dó các l nh luôn luôn du c x p hàng tuy nhiên ki n trúc c a nó có c i ti n so v i ki n trúc máy tính Hadvard nên d li u cung có th du c dua ra trong không gian chuong trình. Có hai phuong pháp truy c p không gian chuong trình, dó là:(xem hình 2.5) - Thông qua các l nh d c bi t v b ng ho c thông qua vi c d nh d a ch và s p x p l i 16K trang t không gian chuong trình trong n a cao c a không gian d li u. Các l nh TBLRDL và TBLWTL cung c p phuong pháp d c và ghi tr c ti p t ít ý nghia nh t (LS Word) t i m t d a ch b t k trong không gian chuong trình mà không c n thông qua không gian d li u. Hai l nh TBLRDH và TBLWTH ch là phuong th c mà 8 bít cao c a t không gian chuong trình có th du c truy xu t nhu d li u. - B d m chuong trình (PC) du c tang lên hai v i m i t chuong trình 24-bit. Ði u này cho phép các d a ch b nh chuong trình ánh x tr c ti p t i d a ch không gian d li u. Do dó b nh chuong trình có th du c xem nhu hai không gian t d a ch d r ng 16-bit. Các l nh TBLRDL và TBLWTL truy c p không gian ch a t d li u ít ý nghia nh t (LS Data Word) và các l nh TBLRDH, TBLWTH truy c p không gian ch a Byte d li u nhi u ý nghia nh t (MS Data Byte). So d trên ch ra cách EA du c t o cho ho t d ng b ng và truy c p không gian d li u (PSV = 1). T i dây P (t bit 23 t i bit 0) ch th t không gian chuong trình, còn D (t bit 15 t i bit 0) ch th t không gian d li u. 2.3.3.3. Truy xu t d li u t b nh chuong trình s d ng không gian chuong trình 32 Kbytes cao c a không gian d li u có th du c b n d hoá trong b t k trang 16K t b nh chuong trình nào. Nó cho phép truy c p vào h ng s d li u du c luu tr t không gian d li u X mà không c n các l nh d c bi t (nhu TBLRDL/H, TBLWTL/H). Truy xu t không gian chuong trình thông qua không gian d li u du c th c hi n n u bít ý nghia th p nh t c a không gian d li u EA du c d t và ch d hi n th không gian chuong trình du c b t b ng cách d t bit PSV trong thanh ghi di u khi n nhân c a vi x lý CORCON. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 22 Hình 2.5 Truy c p d li u t không gian chuong trình Truy xu t d li u vùng này s thêm vào m t chu k l nh d l nh du c th c hi n, do dó n p d li u vào hai b nh chuong trình là c n thi t. Chú ý r ng ch ph n cao c a không gian d li u có kh nang d nh d a ch thi luôn là m t ph n c a không gian d li u X. Do dó, khi m t thao tác DSP s d ng vi c b n d hoá không gian chuong trình d truy c p b nh thi không gian d li u Y thông thu ng s luu tr tr ng thái d li u cho thao tác DSP, còn không gian d li u X thu ng s luu gi h s c a d li u. Tuy nhiên m i d a ch không gian d li u , t 0x8000 tr lên, b n d hoá tr c ti p vào d a ch c a b nh chuong trình dáp ng (Hình 2.6) ch có 16 bit th p c a t chuong trình 24 bit du c s d ng d luu d li u. 8 bit cao du c l p trình d lo i b các l nh không h p l nh m gi nguyên s c m nh c a b vi x lý. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 23 Hình 2.6. Ánh x không gian d li u vào không gian chuong trình 2.3.4. Các c ng vào ra I/O Port Các c ng vào ra c a dspic40f4011 d u có thi t k có d u vào là m ch Trigger Schmitt nh m c i ti n kh nang ch ng nhi u. T t c các c ng vào ra d u có ba thanh ghi k t h p v i nhau di u khi n tr c ti p ho t d ng c a các c ng. - Thanh ghi d li u tr c ti p (TRISx) xác d nh c ng dó là Input hay Output. N u bit d li u tr c ti p là ‘1’, thì c ng dó là Input và ngu c l i. Các c ng du c d nh nghia là Input sau khi Reset. - Thanh ghi c ng (PORT registers): d li u m t c ng I/O du c truy xu t thông qua thanh ghi PORTx. Ð c giá tr c a thanh ghi PORT c ng nào s có du c giá tr c a c ng dó. Ghi vào thanh ghi PORT c a c ng tuong duong vi c xu t d li u ra c ng dó. - Thanh ghi LAT, k t h p v i m t c ng I/O s lo i b du c các v n d có th xu t hi n khi d c-thay d i-ghi vào c ng dó. Ð c giá tr thanh ghi LAT s tr v giá tr du c gi d u ra c a b ch t c ng dó, thay cho giá tr c ng I/O. Vi c ghi vào thanh ghi LATx cung t o ra hi u qu nhu ghi vào thanh ghi PORTx. C u hình tuong t cho c ng: khi s d ng b ADC thì c ng du c c u hình là l i vào tuong t . Ði u này s du c nói ki hon ph n miêu t ADC. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 24 Hình 2.7. Các c ng I/O c a dsPic30F4011 Hình 2.8. So d kh i c a m t c ng I/O dùng chung v i ngo i vi khác ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 25 2.3.5. Ng t và co ch ng t Vi di u khi n dsPic30F4011 có t i 30 ngu n ng t và 4 b x lý lo i tr (b y l i), b x lý này s cho phép các ng t theo m c uu tiên du c s p d t tru c. CPU có th d c b ng vector ng t và truy n d a ch du c ch a trong vector ng t t i b d m chuong trình. Vector ng t du c truy n t bus d li u chuong trình vào trong b d m chuong trình thông qua b h p kênh 24-bit, l i vào c a b d m chuong trình. B ng vector ng t (Interrupt Vector Table - IVT) và b ng vector ng t thay th (Alternate Interrupt Vector Table - AIVT) du c d t g n di m b t d u b nh chuong trình (0x000004). IVT và AIVT du c ch ra trong B ng 2.2. Các thanh ghi di u khi n ng t và uu tiên ng t: - Các thanh ghi 16-bit IFS0, IFS1, IFS2 T t c các c ng t du c luu trong 3 thanh ghi này. Các c du c d t tuong ng b i c a ngo i vi ho c tín hi u bên ngoài và có th xoá b ng ph n m m. B ng 2.2. B ng vector ng t c a dsPIC30F3012 INT Number Vector Number Interrupt Source Highest Natural Order Priority 0 8 INT0 – External Interrupt 0 1 9 IC1 – Input Capture 1 2 10 OC1 – Output Compare 1 3 11 T1 – Timer 1 4 12 IC2 – Input Capture 2 5 13 OC2 – Output Compare 2 6 14 T2 – Timer 2 7 15 T3 – Timer 3 8 16 SPI1 9 17 U1RX – UART1 Receiver 10 18 U1TX – UART1 Transmitter 11 19 ADC – ADC Convert Done 12 20 NVM – NVM Write Complete 13 21 SI2C - I2C Slave Interrupt 14 22 MI2C – I2C Master Interrupt 15 23 Input Change Interrupt 16 24 INT1 – External Interrupt 1 17 25 IC7 – Input Capture 7 18 26 IC8 – Input Capture 8 19 27 OC3 – Output Compare 3 20 28 OC4 – Output Compare 4 21 29 T4 – Timer4 22 30 T5 – Timer5 23 31 INT2 – External Interrupt 2 24 32 U2RX – UART2 Receiver 25 33 U2TX – UART2 Transmitter 26 34 Reserved 27 35 C1 – Combined IRQ for CAN1 28 - 38 36 - 46 Reserved 39 47 PWM – PWM Period Match 40 48 QEI – QEI Interrupt 41 49 Reserved 42 50 Reserved 43 51 FLTA – PWM Fault A 44 52 Reserved 45 - 53 53 - 61 Reserved Lowest Natural Order Priority ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 26 - Các thanh ghi 16-bit: IEC0, IEC1, IEC2: T t c các bit di u khi n cho phép ng t d u n m trong 3 thanh ghi này. Các bit này du c s d ng d cho phép ng t d c l p ngo i vi và tín hi u ngoài - Các thanh ghi uu tiên ng t: IPC0 ... IPC10: Ngu i s d ng có th chuy n d i m c uu tiên ng t k t h p v i m i ng t du c gi trong các thanh ghi này - Nhóm bit IPL: M c d uu tiên c a CPU hi n hành du c luu rõ ràng trong các bit này. Bit IPL n m trong thanh ghi CORCON, trong khi dó các bit IPL n m trong thanh ghi tr ng thái (SR) - Hai thanh ghi 16-bit INTCON1, INTCON2: Ch c nang di u khi n ng t toàn c c du c xu t phát t hai thanh ghi này. INTCON1 ch a các c di u khi n và tr ng thái c a b x lý lo i tr . INTCON2 di u khi n tín hi u yêu c u ng t và vi c b ng vector ng t thay th . Các ngu n ng t có th du c ngu i s d ng s p x p m c uu tiên t 1 d n 7 thông qua thanh ghi IPCx. M i ngu n ng t du c k t h p v i m t vector ng t (b ng 2.2) Hình 2.9. Các vector b y l i ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 27 2.3.6. Các b d nh th i Trong vi x lý dsPIC40F4011 có t i nam b d nh th i (Timer) 16-bit. Trong dó các Timer có th ho t d ng riêng bi t, riêng hai Timer 2, 3 và hai Timer 4, 5 có th k t h p v i nhau d tr thành m t Timer 32 bit. V c u trúc các Timer này khác nhau vì hai Timer 2 và 3 và hai Timer 4 và 5 có th k t h p còn Timer 1 thì không. Timer 1 có c u trúc ki u A (Hình 2.10), Timer 2,4 ki u B và Timer 3,5 ki u C. V ho t d ng các Timer có ho t d ng g n gi ng nhau do dó ta s tìm hi u v Timer 1, các Timer còn l i là tuong t . Timer 1 có th ho t d ng v i ngu n t o dao d ng t n s th p 32KHz, và ch d không d ng b v i ngu n t o dao d ng ngoài. Ð c di m riêng bi t c a Timer 1 dó là có th dùng trong các ng d ng th i gian th c. Ph n ti p theo s mô t chi ti t cách thi t l p và s d ng Timer 1 v i ba ch d : - Timer 16-bit: trong ch d này, timer s tang sau m i chu k l nh d n khi giá tr c a timer b ng giá tr c a thanh ghi chu k PR1 (Period Register) thì s reset v ‘0’ và ti p t c d m. - Counter d ng b 16-bit: trong ch d này, timer s tang m i su n lên c a c a xung nh p ngoài mà du c d ng b v i pha c a các xung nh p trong. Timer tang d n giá tr n m trong thanh ghi PR1 thì d ng và reset timer v ‘0’ r i ti p t c d m lên. - Counter không d ng b 16-bit: khi ho t d ng trong ch d này, timer s tang d n sau m i su n lên c a xung nh p bên ngoài tác d ng vào. Timer s tang d n d n khi giá tr c a nó b ng thanh ghi PR1 thì b reset v ‘0’ r i l i ti p t c d m lên. H s chia t n c a b d nh th i Xung nh p d u vào (Fosc/4 ho c xung nh p ngoài) dua vào Timer 16-bit và có th du c chia t n s theo các t l sau: 1:1, 1:8, 1:64, 1:256 du c xác d nh b i các bit TCKPS c a thanh ghi TxCON. H s chia t n này (prescaler) có th b xoá khi x y ra m t trong các di u ki n sau: - Ghi vào TMR - Ghi vào thanh ghi TxCON (tr vi c ghi vào bit TxCON) Reset thi t b , nhu POR và BOR ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 28 DsPic30F4011 có 5 thanh ghi di u khi n Timer T1CON..T5CON. Các thanh ghi này du c chia ra làm 2 ki u. T1CON thu c ki u A, T2CON và T4CON thu c ki u B, T3CON và T5CON thu c ki u C. Hình 2.10. So d kh i c a Timer 1 Hình 2.11. So d kh i Timer 2 ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 29 Hình 2.12. So d kh i Timer 3 Hình 2.13. So d kh i Timer 2/3 - 32bit ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 30 (So d kh i Timer 4/5 32 bit và Timer 4,5 16 bit gi ng nhu Timer 2/3 32 bit và Timer 2,3 16 bit) 2.3.7. B chuy n d i tuong t s ADC Vi di u khi n dsPic30F4011 cung c p b chuy n d i tuong t s 10-bit cho phép bi n d i tín hi u tuong t d u vào sang s d dài 10-bit. Module này d a trên thanh ghi SAR (Successive Approximation Register – thanh ghi x p x ) và cung c p t c d l y m u t i da lên t i 100 ksps. ADC c a dsPic30F4011 có t i 10 kênh tuong t l i vào du c k t h p c l y m u và gi m u. L i ra c a b l y và gi m u là l i vào c a b chuy n d i - t o ra k t qu bi n d i. Ði n th tuong t chu n có th là di n th ngu n cung c p (AV- DD/AVSS) ho c m c di n th c a các chân VREF+/VREF-. B bi n d i ADC c a dsPIC bao g m 6 thanh ghi: - Ba thanh ghi di u khi n A/D: ADCON1, ADCON2, ADCON3 Ch c nang di u khi n ho t d ng c a ADC. - Thanh ghi l a ch n l i vào: ADCHS L a ch n kênh vào d bi n d i. - Thanh ghi c u hình c ng ADPCFG C u hình c ng tr thành l i vào tuong t ho c vào ra s . - Thanh ghi l a ch n quét 2.3.7.1. B d m k t qu bi n d i A/D Module ADC s d ng RAM d làm b d m luu k t qu bi n d i A/D. Có t t c 16 v trí trong RAM du c s d ng d làm vi c này, dó là: ADCBUF0, ADCBUF1, ADCBUF2, ..., ADCBUFE, ADCBUFF. RAM ch có d r ng 12-bit nhung d li u ch a trong nó l i là m t trong b n d ng s 16-bit dó là: nguyên, nguyên có d u, phân s , và phân s có d u. 2.3.7.2. Các bu c th c hi n bi n d i A/D a) Thi t l p c u hình cho module A/D - C u hình các chân là l i vào tuong t , di n th chu n và vào ra s . - Ch n các kênh l i vào c n bi n d i. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 31 - Ch n xung nh p cho bi n d i. - Cho phép module ADC có th ho t d ng. b) C u hình cho ng t ADC n u c n - Xóa c ng t ADIF - L a ch n m c uu tiên ng t cho bi n d i A/D c) B t d u l y m u d) Ð i d th i gian c n thi t d hoàn thành e) K t thúc l y m u, b t d u bi n d i f) Ð i bi n d i k t thúc b i m t trong hai di u ki n sau: - Ð i ng t t ADC - Ð i bit DONE du c set Ð c k t qu t b d m bi n d i A/D và xóa bit ADIF n u c n ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 32 Hình 2.14. So d kh i co b n c a ADC 10-bit ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 33 Chuong 3. Th c Nghi m 3.1. Ph n C ng Ph n c ng du c em thi t k d a trên so d kh i c a m t b khuy ch d i lock in s (Digital Lock-In Amplifiers). Ph n c ng thi t k có nh ng kh i chính sau dây:(Hình 3.0) - Kh i ngu n - Kh i các b l c thông th p (lowpass filter, LP Sallen key filter) - Kh i bi n d i DAC - Kh i khuy ch d i tín hi u vào - Kh i LCD - Kh i x lý s trung tâm Hình 3.1. So Ð Kh i Ph n C ng Salenkey Filter Khuy ch Ð i Lowpass Filter Màn Hình Hi n Th LCD DAC R/2R Kh i X Lý S Trung Tâm dsPic30F4011 (DSP) Sensor Ngu n 5 V Ngu n +12V, -12V ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 34 3.1.1. Các kh i ngu n Các kh i ngu n c n thi t k d cung c p ngu n cho toàn b các kh i thành ph n c a b khuy ch d i lock in. C th dây ta c n có ngu n +5V d c p cho kh i x lý s trung tâm (Vi di u khi n dsPic30F4011) và màn hình hi n th LCD, ngu n +12V,-12V d cung c p cho kh i b l c s và kh i khuy ch d i tín hi u vào. So d c a các kh i ngu n này du c trình bày trên Hình 3.2. Hình 3.2. Các kh i ngu n ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 35 3.1.2. Kh i các b l c thông th p Trong khóa lu n này, c n s d ng 2 b l c thông th p. M t b l c thông th p co b n và m t b l c thông th p Sallen Key Filter d th a mãn yêu c u c t t n s t i 10kHz. So d b l c thông th p Sellen Key co b n du c trình bày trên hình 3.3 Hình 3.3. So d b l c Sallen Key co b n So d b l c Sallen Key dùng trong khóa lu n du c trình bày trên hình 3.4 Hình 3.4. So d b l c Sallen Key du c s d ng trong khóa lu n Ð th a mãn t n s c t là 10kHz trong khóa lu n này em s d ng t C2 = 1000pF => C1 = 2C2 = 1000pF ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 36 => R1 = R2 = 0.707 / (2 · p · fo · C2) = 0.707 / (2 · p · 10kHz · 1000pF) = 11.2 K B l c thông th p còn l i du c thi t k d làm tron tín hi u sau khi qua b khuy ch d i analog.(xem hình 3.5) Hình 3.5. B l c thông th p low pass 3.1.3. Kh i bi n d i DAC 3.1.3.1. Ho t d ng c a DAC và tính ch t c a nó Hình 3.6. Ví d v b bi n d i DA 4 bít M c dích c a b bi n d i DA, nhu dã nêu, là bi n d i tín hi u nh phân n bít thành dòng hay áp tuong ng. Hình 3.6 là m t ví d v m t b bi n d i DA 4 bít don gi n. V nguyên t c b chuy n d i s -tuong t ti p nh n m t mã s n bít song song ho c n i ti p l i vào và bi n d i ra dòng di n ho c di n áp tuong ng l i ra. Dòng di n hay di n áp l i ra là hàm bi n thiên phù h p theo mã s l i vào. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 37 M t b DAC hoàn ch nh bao g m ba ph n t co b n: Ði n áp tham chi u n d nh bên ngoài (Vref) DAC co s Khu ch d i thu t toán So d kh i c a b DAC du c trình bày trên Hình 3.7 Hình 3.7. So d kh i DAC Nhu v y di n áp d u ra c a b bi n d i V0 s ph thu c vào mã nh phân d u vào theo công th c sau: )2B ... 2B 2(B V V nn1100ref0 Trong dó B0 là bít th p nh t và Bn là bít cao nh t c a mã nh phân d u vào, Vref là di n áp tham chi u. DAC co s c u t o b ng nh ng chuy n m ch tuong t du c di u khi n b i mã s d u vào và các di n tr chính xác. Các chuy n m ch tuong t di u ch nh dòng di n hay di n áp trích ra t di n áp tham chi u và t o nên dòng di n hay di n áp d u ra tuong ng v i mã s d u vào. M ch khu ch d i thu t toán dùng dây d chuy n d i dòng thành áp d ng th i có ch c nang t ng d m. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 38 B bi n d i DAC có d c di m là d i lu ng ra tuong t không liên t c, d r i r c c a d u ra ph thu c vào s bít c a b bi n d i, nh ng DAC có s bít d u vào l n thì t ng s n c di n áp ra càng l n và kho ng cách gi a các n c càng nh . 3.1.3.2. Các tham s c a b chuy n d i DA - Ð phân gi i (Solution): Liên quan d n s bít c a m t DAC. N u s bít là n thì s tr ng thái c a tín hi u nh phân là 2n nghia là s có 2n m c di n th (ho c dòng di n) khác nhau, do dó có d phân gi i là 1/2n. Ð phân gi i càng bé thì di n th (ho c dòng di n d u ra) càng có d ng liên t c, càng g n v i th c t và ngu c l i. - Ð chính xác (Accuracy): Có th dánh giá ch t lu ng c a m t DAC b ng sai s c a nó. Ð i lu ng bi u di n sai s là d l ch t i da gi a d i lu ng ra và m t du ng th ng n i di m 0 v i di m FS (Full Scale) trên d c tuy n chuy n d i DA. - Ð tuy n tính (Linearity): Ð tuy n tính c a DAC cho bi t d l ch di n áp so v i m t du ng th ng di qua nh ng di m nút c a d c tuy n chuy n d i. Ðó là d c tính thu ng g p nh t v i DAC. Ðu ng cong d c tuy n là don di u n u s thay d i d l ch trên là không d i d u. Ð có m t DAC don di u, d l ch này ph i l n hon 0 cho m i n c thang. Ngoài ra m c d tuy n tính c a DAC ph i nh hon ho c b ng 1/2 LSB d nó tr nên don di u. Nhu v y 1/2 LSB là d c trung v gi i h n don di u c a m t DAC. - Phi tuy n vi sai: là d i lu ng cho bi t d l ch gi a giá tr th c t và lý tu ng cho m t n c di n áp ra ng v i m i thay d i c a mã s vào. Ð i lu ng này cho bi t v d nh n c a du ng cong d c tuy n d i v i DAC. - Th i gian thi t l p: d i v i m t DAC là th i gian c n thi t d di n áp ra d t t i giá tr t i h n sai s xung quanh giá tr n d nh. Gi i h n này thu ng là =½ LSB ho c bi u di n b ng giá tr % FS. Th i gian thi t l p tru c h t ph thu c vào ki u chuy n m ch, ki u di n tr và ki u khu ch d i dùng d xây d ng b DAC. Thông thu ng nó du c d nh nghia b ng th i gian t khi di n áp b t d u thay d i cho t i khi d t t i vùng gi i h n sai s cho tru c. Nó không bao g m th i gian tr tính t khi có s thay d i mã s d u vào cho t i khi di n áp ra b t d u dáp ng. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 39 3.1.3.3. Các m ch DAC di n hình Các DAC có th du c xây d ng theo m t trong nh ng ki u m ch sau: Chuy n d i DA theo ki u di n tr tr ng lu ng Chuy n d i DA theo ki u m ch R-2R 3.1.3.3.1. B chuy n d i DA theo ki u di n tr tr ng lu ng (Weighted resistor DAC) M ch g m m t ngu n di n áp chu n Uch, các chuy n m ch, các di n tr có giá tr l n lu t là R, R/2, R/4, ... , R/2n-1 và các m ch khu ch d i thu t toán.(Xem hình 3.7) V i m ch nhu trên, khi m t khoá di n nào du c n i v i ngu n di n th chu n thì s cung c p cho b khu ch d i thu t toán (KÐTT) dòng di n. Dòng di n này d c l p v i các khoá còn l i. Nhu v y có th th y ngay r ng biên d di n áp ra ph thu c vào các v trí du c dóng hay m khoá nghia là du c n i v i di n áp chu n Uch hay nói cách khác ph thu c vào giá tr các bít tuong ng trong tín hi u s dua vào m ch chuy n d i. Hình 3.8. DAC theo phuong pháp di n tr tr ng lu ng M t cách t ng quát, v i m t DAC có n bít thì tín hi u ra du c tính theo công th c: Ura = R RUch 1 . (2n-1.Bn-1 + 2n-2.Bn-2 + ... + 21.B1 + 20.B0) ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 40 Trong dó B0 < Bn-1 có giá tr "0" ho c "1". M ch có uu di m là don gi n, nhung nhu c di m là d chính xác và tính n d nh c a k t qu ph thu c nhi u vào tr s tuy t d i c a các di n tr và s n d nh c a chúng trong các môi tru ng khác nhau. Ngoài ra còn ph thu c vào tính n d nh và d chính xác c a ngu n di n áp chu n. 3.1.3.3.2. B chuy n d i DA theo ki u thang di n tr R-2R (R-2R ladder) Hình 3.9. DAC theo phuong pháp m ch R-2R DAC v i thang di n tr R-2R kh c ph c du c m t s nhu c di m c a DAC di n tr tr ng lu ng. M ch ch g m hai di n tr R và 2R m c theo hình thang v i nhi u khoá di n (m i khoá di n cho m t bít) và m t ngu n di n áp chu n Uch.(Xem Hình 3.9) Ð i lu ng c n tìm là dòng Ith ch y vào m ch KÐTT khi có m t s khoá di n du c n i v i Uch. Theo m ch di n ta có: Ura = -Ith.Rf Xét t i chuy n m ch tuong ng v i bít th i, nút tuong ng trên m ch hình thang là 2i . S d ng d nh lý Thevenin, khi dóng chuy n m ch vào Uch thì di n th tuong duong Thevenin t i nút 2i s là Uch/2 và ngu n tuong có n i tr là R, nhu v y t i nút 2i+1 (ti n v phía m ch KÐTT) ta có ngu n tuong duong Thevenin có tr s là Uch/4 và n i tr là R. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 41 T nh ng k t qu trên suy ra r ng khi di chuy n v phía m ch KÐTT thì tr s di n th Thevenin t i m i nút b ng m t n a tr s t i nút k c n bên trái nó, và t i nút 2n-1 do d c tính c a b KÐTT di n th du c coi b ng 0V. M t cách t ng quát, ta có công th c d tính di n áp ra c a m t DAC n bít v i di n tr hình thang R-2R nhu sau: 00112211 22...22 .2 BBBB R RUU nnnn n t chra Trong dó B0 < Bn-1 có giá tr "0" ho c "1". Các DAC theo thang di n tr ph i dùng s di n tr khá l n, ví d n u m t DAC n bít thì c n dùng 2(n-1) di n tr trong khi phuong pháp di n tr tr ng lu ng ch ph i dùng n thôi. Nhung bù l i d chính xác và tính n d nh c a tín hi u ra du c d m b o t t hon. 3.1.3.4. Ghép n i ADC v i vi di u khi n V nguyên t c m t b DAC có th ghép n i tuong thích v i h u h t các b VÐK. Ð i v i các b DAC 8 bít, công vi c th m chí còn r t don gi n khi ghép n i v i các VÐK, lý do là các VÐK d u có BUS d li u là b i c a 8. Ð i v i các b DAC 12 hay 16 bít ta ph i s d ng các d m trung gian có s bít tuong ng sau dó ti n hành trao d i s li u nhi u l n. 3.1.3.5. B bi n d i DAC s d ng trong khóa lu n Trong khóa lu n, em s d ng ki u bi n d i DAC m ng R/2R 4 bít ghép n i v i vi x lý. So d c a b bi n d i du c trình bày trên Hình 3.10 Hình 3.10. B bi n d i DAC 4 bit ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 42 4 bít du c ghép n i v i 4 d u ra RE0...RE3 c a vi di u khi n dsPic30F4011. Ð di u khi n b bi n d i DAC 4 bit này em vi t chuong trình cho VÐK d t o sóng sin, theo b ng du c thi t l p nhu sau: sinTable[] = {5,6,7,8,9,9,10,10,10,10,10,9,9,8,7,6,5,4,3,2,1,1,0,0,0,0,0,1,1,2,3,4} Sau khi dã du c chuong trình hóa trên VÐK tín hi u ra có d ng (xem hình 3.11) Hình 3.11. Tín hi u ra b bi n d i DAC 4 bít Tín hi u ra s không m n nhu mong mu n, mu n du c m n hon ta c n cho tín hi u qua m t b l c thông th p (c th dây là b l c salenkey), Sau khi qua b l c salenkey tín hi u ra s có d ng nhu hình 3.12 Hình 3.12. Tín hi u ra b bi n d i DAC 4 bít khi qua b l c ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 43 3.1.4. Kh i khuy ch d i tín hi u vào 3.1.4.1. Tìm hi u v m t s m ch khuy ch d i thu t toán và tính ch t c a nó Khu ch d i thu t toán là m t trong s nh ng linh ki n di n t thu ng g p nh t trong k thu t tuong t , vì th trong k thu t do lu ng và di u khi n công nghi p, khu ch d i thu t toán cung có m t trong r t nhi u thi t b và h th ng. Kh nang s d ng c a các b khu ch d i thu t toán là r t v n nang, chúng du c áp d ng trong nhi u linh v c nhu các b khu ch d i m t chi u, các b khu ch d i xoay chi u, b l c tích c c, b dao d ng, b bi n d i tr kháng, b vi phân, b tích phân... Ð làm n i b t tính ch t c a m t b khu ch d i thu t toán, hãy xét tính nang c a m t b khu ch d i thu t toán lý tu ng: H s khu ch d i khi không có ph n h i âm l n vô cùng. Ði n tr l i vào l n vô cùng. Ð r ng d i thông l n vô cùng. H s nén d ng pha CMRR l n vô cùng. Ði n tr l i ra b ng không Th i gian dáp ng b ng không. Trên th c t , không có b khu ch d i thu t toán lý tu ng mà ch t n t i nh ng khu ch d i thu t toán th c có tính ch t g n v i nh ng tiêu chu n dã nêu. Các tham s và các m ch ng d ng c a b khu ch d i thu t toán r t nhi u, không th nêu h t trong b n khóa lu n này mà dây du i dây ch nêu lên nh ng tham s co b n, cách tính toán và các m ch dã du c áp d ng trong h th ng di u khi n. 3.1.4.1.1. Các tham s co b n c a m ch khu ch d i thu t toán So d nguyên t c c a b KÐTT du c trình bày trên hình 3.13 ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 44 Hình 3.13. B khu ch d i thu t toán. Trên hình 3.13 ta có các ký hi u sau: Ud di n áp vào hi u UP , IP di n áp vào và dòng di n vào c a thu n. UN , IN di n áp vào và dòng di n vào c a d o. Ur , Ir di n áp ra và dòng di n ra. B khu ch d i thu t toán khu ch d i hi u di n áp Ud = UP - UN v i h s khu ch d i K0 > 0. Do dó di n áp ra: Ur = K0. Ud = K0(UP - UN) (*) i) H s khu ch d i hi u K0 Khi không t i h s khuy ch d i hi u Ko du c xác d nh theo bi u th c sau np r d r UU U U UK0 j) H s khu ch d i d ng pha KCM N u d t vào c a thu n và c a d o c a b khu ch d i thu t toán các di n áp b ng nhau, nghia là: ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 45 UP = UN = UCM = 0 thì Ud = 0. G i UCM là di n áp vào d ng pha. Theo bi u th c (*) ta có Ur=0. Tuy nhiên, th c t không ph i nhu v y, gi a di n áp ra và di n áp vào d ng pha có quan h t l là h s khu ch d i d ng pha KCM : CM r CM U UK KCM nói chung ph thu c vào m c di n áp vào d ng pha. k) H s nén d ng pha CMRR Dùng d dánh giá kh nang làm vi c c a b khu ch d i th c so v i b khu ch d i lý tu ng (KCM=0) CMK KCMRR 0 l) Dòng vào tinh Là tr trung bình c a dòng vào c a thu n và dòng vào c a d o: 2 NP t II I v i UP = UN = 0 Dòng vào l ch không là hi u các dòng vào tinh hai c a c a b khu ch d i thu t toán I0 = IP - IN v i UP = UN = 0 Thông thu ng I0 = 0,1IP. Tr s c a dòng vào l ch không thay d i theo nhi t d . Hi n tu ng này g i là hi n tu ng trôi dòng l ch không. 3.1.4.1.2. Các so d co b n c a b khu ch d i thu t toán ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 46 i) So d khu ch d i không d o Hình 3.14. So d khu ch d i không d o H s khu ch d i c a m ch là CMRRRR R K K 111 1 21 2 0 j) M ch d m Ðây là tru ng h p d c bi t c a m ch khu ch d i không d o Hình 3.15. So d m ch d m M ch có h s khu ch d i b ng 1 và dùng d ph i h p tr kháng. k) M ch khu ch d i d o M ch khuy ch d i d o du c trình bày trên hình 3.16. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 47 Hình 3.16. So d m ch khu ch d i d o H s khu ch d i c a m ch: 1 2 R R K l) So d bi n d i dòng di n - di n áp: Ðu c trình bày trên hình 3.17 Hình 3.17. So d bi n d i dòng di n - di n áp Ði n áp ra du c tính theo bi u th c: UR = - R.IV 3.1.4.2. B khuy ch d i s d ng trong khóa lu n (AD620) Trong khóa lu n này b khuy ch d i dã xây d ng có s d ng vi m ch AD620, so d c th du c trình bày nhu hình 3.18 ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 48 Hình 3.18. B khuy ch d i thu t toán s d ng IC AD620 AD620 là lo i IC khuy ch d i thu t toán khá t t, nó có kh nang khuy ch d i tín hi u t i 1000 l n, tùy thu c vào di n tr ph i ghép. M t d n l i vào 9nV/ Hz , bang thông c a b khuy ch d i là 120KHz Ð khuy ch d i du c tính theo công th c: 1 4,4914,49 G kR R kG G G Trong khóa lu n RG chính là R7. 3.1.5. Kh i LCD Trong khóa lu n này em s d ng LCD hi n th 16 ký t 2 dòng. Giao ti p 8 bit. LCD có tác d ng hi n th k t qu cu i cùng c a bài toán. Các chân di u khi n c a LCD du c k t n i v i các chân I/O c a vi di u khi n dsPic30F4011. LCD du c ho t d ng thông qua s di u khi n c a vi di u khi n (VÐK) dsPic30F4011. Hình 3.19 trình bày so d m ch LCD s d ng trong khóa lu n. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 49 Hình 3.19. LCD 16 ký t 2 dòng 3.1.6. Kh i x lý trung tâm Kh i x lý trung tâm trong khóa lu n s d ng vi di u khi n DsPic30F4011. Kh i x lý trung tâm có nhi m v bi n d i tín hi u vào thành tín hi u s sau dó nó s dùng b dsp d x lý tín hi u d cho ta k t qu cu i cùng dua ra LCD(g m có th c hi n các phép nhân và s d ng b l c s FIR ).. Th t thú v trong VÐK DsPic30F4011 có tích h p b chuy n d i AD nhu dã trình bày ph n 2.3.7 trong chuong 2. Công vi c c a ngu i s d ng là chuong trình hóa cho VÐK d th c hi n vi c chuy n d i AD. B x lý s dsp du c tích h p s n trong VÐK DsPic30F4011 làm cho vi c thi t k cung don gi n hon, v i nh ng hàm thu vi n có s n do Microchip cung c p. 3.2. Ph n M m Trong khóa lu n này em s d ng ph n m m MPLab c a công ty Microchip Technology d th c hi n vi t chuong trình cho kh i x lý trung tâm (c th dây là vi di u khi n dsPic30F4011). Và em dùng ngôn ng C (C30) d vi t chuong trình. Trong chuong trình có s d ng thu vi n chu n c a Microchip cung c p (nhu p30fxxx.h, p30f4011.h, dsp.h, ...). So d kh i chuong trình ngu n du c trình bày trên hình 3.20. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 50 Modul chuong trình : Hình 3.20. So d kh i chuong trình Kh i t o LCD Kh i T o Timer Kh i T o ADC Kh i T o Reference signal ref_signal x input_signal = I ref_signal_90 x input_signal=Q FIR Filter I,Q Final 22 QIMagnitude )/(tan 1 IQPhase Display LCD MAIN ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 51 3.3. Các k t qu th c nghi m: 3.3.1. M ch khuy ch d i lock-in dã ch t o và tín hi u vào ra lock in: M ch di n du c thi t k trên ph n m m portel (xem hình 3.21), so d m ch nguyên lý trình bày chi ti t ph n ph l c Hình 3.21. M ch khuy ch d i lock in ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 52 Tín hi u reference thu du c sau khi s d ng b chuy n d i DA 4bit theo ki u m ng R/2R du c bi u di n các hình 3.22 và 3.23. Tín hi u reference khi chua qua b l c sallen-key Hình 3.22. Tín hi u reference khi chua qua b l c sallen-key Tín hi u reference khi qua b l c sallen-key Hình 3.23. Tín hi u reference khi qua b l c sallen-key Tín hi u refrence này s cung c p cho c m bi n c n kh o sát. T n s c a tín hi u reference này có th thay d i du c b ng cách l p trình cho vi di u khi n. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 53 Tích c a tín hi u vào và tín hi u reference du c trình bày trên các hình 3.24 và 3.25. Hình 3.24. Tích hai tín hi u cùng pha và d l ch trung bình DC c a tín hi u thu du c khi qua b l c thông th p S mô ph ng trên hình 3.24(s d ng ph n m m Micro-Cap Evaluation) cho ta th y m t phép nhân gi a hai tín hi u cùng pha (tín hi u vào và tín hi u tham chi u(reference)). Phép nhân này cho k t q a là m t tín hi u có t n s b ng hai l n t n s reference và có m c trung bình trên m c 0(duong). Khi tín hi u này qua b l c thông th p chúng ta s thu du c 1 m c DC t l v i tín hi u vào. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 54 Hình 3.25. Tích hai tín hi u l ch pha 900 và d l ch trung bình DC c a tín hi u thu du c khi qua b l c thông th p Hình 3.25. cho th y tích gi a hai tín hi u (tín hi u vào và tín hi u tham chi u (reference)) khi chúng khác pha nhau 900. V i phép nhân ta thu du c m t tín hi u có t n s b ng hai l n t n s reference nhung m c trung bình là b ng 0. V y khi tín hi u này qua b l c thông th p chúng ta s thu du c 1 m c DC b ng 0. ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 55 Hình 3.26 ch ra k t qu phép nhân c a tín hi u reference và tín hi u vào trong th c t khi tín hi u vào có pha t p n nhi u. Hình 3.26. a) Tín hi u d u vào và tín hi u tham chi u b)Tích c a chúng 3.3.2.Th nghi m b khuy ch d i lock-in v i c m bi n áp su t MPX2300D: Ð dánh giá và kh nang do d c c a b khuy ch d i lock-in dã xây d ng em th c hi n thi t k m t h do cho sensor áp su t MPX2300D. 3.3.2.1. C m bi n áp su t MPX2300D: - C m bi n áp su t MPX2300D là m t s n ph m thuong m i c a công ty Motorola. - MPX2300D ch u d ng du c áp l c t 0mmHg d n 300mmHg và v i m i áp l c1mmHg MPX2300D cho ta m t di n th ra 1uV (1uV/mmHg). - So d chân c m bi n MPX2300D (xem b ng 3.1) cùng v i hình dáng bên ngoài B ng 3.1. So d chân c m bi n MPX2300D So d chân c a c m bi n MPX2300D 1 2 3 4 Vs S+ S- GND a) b) ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 56 Hình dáng bên ngoài và bên trong c m bi n du c bi u di n trên hình 3.27a và 3.27b a) b) Hình 3.27. a)Hình dáng bên ngoài MPX2300D b)Hình dáng bên trong MPX2300D 3.3.2.2. K t qu thí nghi m: So d h do th nghi m lock-in s s d ng c m bi n áp su t du c trình bày nhu hình 3.28. Hình 3.28. So d h do c m bi n MPX2300 Hình 3.29. ch ra cách m c cho h do Hình 3.29. Cách m c h do th nghi m B Khuy ch Ð i Lock-In Sensor MPX2300D Reference signal Signal Input K t q a (hi n th trên LCD) Tác d ng áp su t Ð u vào b khuy ch d i lock-in Lock-in Amlifier ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 57 H do th c t du c trình bày trên hình 3.30 Hình 3.30. H do th c t K t q a do th c a b lock-in s dùng c m bi n áp su t MPX2300D d th nghi m du c trình bày trên b ng 3.2 Áp su t vào K t qu 10mmHg 9,8uV 15mmHg 14,6uV 20mmHg 21,3uV 25mmHg 24,3uV 30mmHg 32,1uV 40mmHg 40,3uV 50mmHg 53,8uV B ng 3.2. K t qu do ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 58 K t q a do du c bi u di n trên các hình 3.31 và 3.32 Hình 3.31. M i quan h gi a tín hi u ra theo th i gian Hình 3.32. M i quan h gi a áp su t dua vào và tín hi u ra V(uV) t(ms) ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 59 K t Lu n K t qu thu du c sau khi khóa lu n du c th c hi n: - Tìm hi u v c u t o và nguyên t c ho t d ng c a b khuy ch d i lock-in - N m v ng c u trúc và l p trình t t cho vi x lý dsPic30F4011. - Bi t cách s d ng Matlab d thi t k m t b l c. - S dùng thành th o ph n m m v m ch in protel và orcad - Hi u rõ v nh ng phuong pháp bi n d i ADC và DAC. - Xây d ng du c cho b n thân cách làm vi c khoa h c, cách tu duy có h th ng khi th c hi n m t khóa lu n. - Ch t o m t b khuy ch d i lock-in và dã th nghi m v i m t sensor áp su t. Ðánh giá k t qu thu du c và hu ng phát tri n c a khóa lu n: - Có th s d ng b khuy ch d i lock-in s dã ch t o cho nhi u thí nghi m v i nhi u lo i sensor khác nhau. - B khuy ch d i lock-in dang còn sai s và d n d nh v n chua cao. - M ch v n chua du c g n gàng - Vì th i gian th c hi n d tài là khá ng n nên h do chua du c th nghi m nhi u, do dó dánh giá chua th t khách quan. - Hu ng phát tri n ti p c a d tài là rút g n m ch di n, tang d chính xác cho h do qua dó có th thuong m i hóa h do.(Có th s d ng h do có nhân là b khuy ch d i lock- in cho nh ng c m bi n y sinh h c – Bio Sensor). ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 60 Ph L c Mã ngu n chuong trình: //---Main--- #include #include #include "common.h" #include "dsp.h" #include "lcd8bit.h" #include "delay.h" #include "string.h" _FOSC(CSW_FSCM_OFF & XT_PLL16); _FWDT(WDT_OFF); _FBORPOR(PBOR_OFF & MCLR_EN); _FGS(CODE_PROT_OFF); extern FIRStruct lowpassexample_psvFilter; /*Contains filter structures for FIR-LPF*/ extern FIRStruct fir_oneFilter; extern FIRStruct fir_baFilter; extern FIRStruct fir_cuoiFilter; fractional i_Ptr_sig[NUMSAMP]; fractional input_I_signal[NUMSAMP]; fractional input_Q_signal[NUMSAMP]; fractional output_I_signal[NUMSAMP]; fractional output_Q_signal[NUMSAMP]; fractional* i_Ptr; unsigned int ref_input_s90; unsigned int ref_input; unsigned int doFilterFlag; int main(void) { float nhan1,nhan2,kq1,kq2,adc; ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 61 float fI,fQ; float mag,phi; char sBuff[40]; TRISE = 0xFFF0; FIRDelayInit(&lowpassexample_psvFilter); FIRDelayInit(&fir_oneFilter); FIRDelayInit(&fir_baFilter); // Uart_Init(); Init_Timers(); Init_ADC(); TMR1 = 0; TMR2 = 0; TMR3 = 0; T1CONbits.TON = 1; T2CONbits.TON = 1; T3CONbits.TON = 1; while(!doFilterFlag); while (1) { if (doFilterFlag) { i_Ptr =& i_Ptr_sig[0]; adc = Fract2Float(i_Ptr_sig[0]); nhan1=Fract2Float(i_Ptr_sig[0])*ref_input; nhan2=Fract2Float(i_Ptr_sig[0])*ref_input_s90; input_I_signal[0] = Float2Fract(nhan1); input_Q_signal[0] = Float2Fract(nhan2); FIR(NUMSAMP,&output_I_signal[0],&input_I_signal[0],&fir_oneFilter); FIRDecimate(NUMSAMP,&output_I_signal[10],&input_I_signal[10],&fir_oneFilter,10); FIR(NUMSAMP,&output_Q_signal[0],&input_Q_signal[0],&fir_oneFilter); ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 62 FIRDecimate(NUMSAMP,&output_Q_signal[10],&input_Q_signal[10],&fir_oneFilter,1 0); FIR(NUMSAMP,&output_I_signal[0],&input_I_signal[0],&lowpassexample_psvFilter); FIRDecimate(NUMSAMP,&output_I_signal[8],&input_I_signal[8],&lowpassexample_p svFilter,8); FIR(NUMSAMP,&output_Q_signal[0],&input_Q_signal[0],&lowpassexample_psvFilter ); FIRDecimate(NUMSAMP,&output_Q_signal[8],&input_Q_signal[8],&lowpassexample_ psvFilter,8); FIRDecimate(NUMSAMP,&output_I_signal[0],&input_I_signal[0],&fir_baFilter,2); FIRDecimate(NUMSAMP,&output_Q_signal[0],&input_Q_signal[0],&fir_baFilter,2); FIR(NUMSAMP,&output_I_signal[0],&input_I_signal[0],&fir_cuoiFilter); FIR(NUMSAMP,&output_Q_signal[0],&input_Q_signal[0],&fir_cuoiFilter); fI = Fract2Float(output_I_signal[0]); fQ = Fract2Float(output_Q_signal[0]); .................................... Init_LCD(); // lcd_cmd(lcd_homeL1); print_lcd(0x80,"TIN HIEU DO DUOC"); // sprintf(sBuff," PHI = %8.4f ",phi); puts_lcd(sBuff,strlen(sBuff)); lcd_cmd(lcd_homeL2); sprintf(sBuff," MAG = %8.5f ",mag); puts_lcd(sBuff,strlen(sBuff)); // RS232XMT(sBuff); doFilterFlag = 0; } } return 0; ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 63 } //---Isr_Timers--- #include #include "common.h" #include "dsp.h" volatile unsigned char _sinTableIndex; extern unsigned int ref_input_s90; extern unsigned int ref_input; static unsigned char sinTable[] = {5,6,7,8,9,9,10,10,10,10,10,9,9,8,7,6,5,4,3,2,1,1,0,0 ,0,0,0,1,1,2,3,4}; static unsigned char sinTable_s90[] = {10,10,10,9,9,8,7,6,5,4,3,2,1,1,0,0,0,0,0,1,1,2,3 ,4,5,6,7,8,9,9,10,10}; void __attribute__((__interrupt__,no_auto_psv)) _T2Interrupt( void ) { _sinTableIndex++; _sinTableIndex &= 0b00011111; LATE = (sinTable[_sinTableIndex]); ref_input = (sinTable[_sinTableIndex]); ref_input_s90 = (sinTable_s90[_sinTableIndex]); IFS0bits.T2IF = 0; // Xoa co ngat } //--lcd-- #include "p30f4011.h" #include "delay.h" #include "lcd8bit.h" void print_LCD(char a,char *s); void Init_LCD( void ); void lcd_cmd( char cmd ); void lcd_data( char data ) ; void puts_lcd( unsigned char *data, unsigned char count ); ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 64 // cai dat lcd void Init_LCD( void ) { TRISB &= 0xFF00; // cai dat 8 bit (RB0...RB7) la out con lai la in RW_TRIS = 0; // cai dat RW la out RS_TRIS = 0; // cai dat RS la out E_TRIS = 0; // cai dat E la out LATB &= 0xFF00; RW = 0; // RW = low RS = 0; // RS = low E = 0; // E = low lcd_cmd( lcd_8bit ); // che do giao tiep 8 bit lcd_cmd( lcd_normal ); // che do nhap du lieu binh thuong lcd_cmd( lcd_on_crsr ); // bat mam hinh va con tro Delay_ms(1); } //Chuong trinh con xuat lenh o che do 8 bit void lcd_cmd( char cmd ) { DATA &= 0xFF00; // chuan bi RB0 - RB7 DATA |= cmd; // gui lenh toi lcd RW = 0; // RW = low RS = 0; E = 1; // E = hight Nop(); Nop(); Nop(); E = 0; RS = 0; Delay_ms(10); ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 65 } //Chuong trinh con xuat du lieu o che do 8 bit void lcd_data( char data ) { RW = 0; // RS = 1; // DATA &= 0xFF00; // chuan bi RE0 - RE7 DATA |= data; // gui du lieu toi lcd E = 1; Nop(); Nop(); Nop(); E = 0; // RS = 0; // Delay_ms(10); // 200uS delay } void print_lcd(char a,char *s) // ham in ky tu tren LCD, in ky tu truc tiep { lcd_cmd(a); while(*s != 0) lcd_data(*s++); } void puts_lcd( unsigned char *data, unsigned char count ) { while ( count ) { lcd_data( *data++ ); count--; } } ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n 66 M ch Nguyên Lý ÐH Công Ngh - ÐHQG Hà N i Khóa Lu n T t Nghi p Sinh Viên : Lê Tr n Tri u Tu n Tài Li u Tham Kh o [1] “Chip pak high volume presure sensor for disposable, backside pressure applications MPX2300D” – [2] Bentham – “Lockin amplifers” – [3] “dsPIC Language Tool Libraries” – [4] “dsPIC30F Family Reference Manual” – [5] “dsPIC30F’s Programmer Reference Manual” – [6] “dsPic30F4011/4012” – [7] “FilterPro MFB and Sallen– Key Low-Pass Filter Design Program” – John Bishop, Bruce Trump, R. Mark Stitt. – [8] “Implementing Digital Lock-In Amplifiers Using the dsPIC DSC” – [9] Jerry Seams – “R/2R LADDER NETWORKS” – [10] “Low Cost, Low Power Instrumentation Amplifier” – [11] Microchip Inc website – [12] “Sallen-Key Low-Pass Filter” – [13] “The Analog Lock-in Amplifier” – [14] “The Digital Lock-in Amplifier” – [15] “What is a Lock-in Amplifier?” – [16] “Wide Bandwidth Dual JFET Input Operational Amplifier” – www.national.com [17] www.docu-track.com [18] “Tutorial 04.01, Tutorial 05.01, Tutorial 06.01” –